规格
ispGAL22V10
3
输出 逻辑 macrocell (olmc)
输出 逻辑 macrocell 配置
ispgal22v10 输出 逻辑 macrocell (olmc)
各自 的 这 macrocells 的 这 ispgal22v10 有 二 primary func-
tional 模式: 注册, 和 combinatorial i/o. 这 模式 和
这 输出 极性 是 设置 用 二 位 (所以 和 s1), 这个 是 也不-
mally 控制 用 这 逻辑 compiler. 各自 的 这些 二 primary
模式, 和 这 位 settings 必需的 至 使能 它们, 是 描述
在下 和 在 这 下列的 页.
注册
在 注册 模式 这 输出 管脚 有关联的 和 一个 单独的
olmc 是 驱动 用 这 q 输出 的 那 olmc’s d-类型 flip-flop.
逻辑 极性 的 这 输出 信号 在 这 管脚 将 是 选择 用
specifying 那 这 输出 缓存区 驱动 也 真实 (起作用的 高) 或者
inverted (起作用的 低). 输出 触发-状态 控制 是 有 作 一个 在-
dividual 产品-期 为 各自 olmc, 和 能 因此 是 de-
fined 用 一个 逻辑 等式. 这 d flip-flop’s /q 输出 是 喂养 后面的
在 这 和 排列, 和 两个都 这 真实 和 complement 的 这
反馈 有 作 输入 至 这 和 排列.
便条: 在 注册 模式, 这 反馈 是 从 这 /q 输出 的
这 寄存器, 和 不 从 这 管脚; 因此, 一个 管脚 定义 作
注册 是 一个 输出 仅有的, 和 不能 是 使用 为 动态
i/o, 作 能 这 combinatorial 管脚.
combinatorial i/o
在 combinatorial 模式 这 管脚 有关联的 和 一个 单独的 olmc
是 驱动 用 这 输出 的 这 总 期 门. 逻辑 极性 的 这
输出 信号 在 这 管脚 将 是 选择 用 specifying 那 这
输出 缓存区 驱动 也 真实 (起作用的 高) 或者 inverted (起作用的 低).
输出 触发-状态 控制 是 有 作 一个 单独的 产品-期
为 各自 输出, 和 将 是 individually 设置 用 这 compiler 作
也 “on” (专心致志的 输出), “off” (专心致志的 输入), 或者 “product-
期 driven” (动态 i/o). 反馈 在 这 和 排列 是 从
这 管脚 一侧 的 这 输出 使能 缓存区. 两个都 polarities (真实 和
inverted) 的 这 管脚 是 喂养 后面的 在 这 和 排列.
这 ispgal22v10 有 一个 能变的 号码 的 产品 条款 每
olmc. 的 这 ten 有 olmcs, 二 olmcs 有 进入 至
第八 产品 条款 (管脚 17 和 27), 二 有 ten 产品 条款
(管脚 18 和 26), 二 有 twelve 产品 条款 (管脚 19 和 25),
二 有 fourteen 产品 条款 (管脚 20 和 24), 和 二
olmcs 有 十六 产品 条款 (管脚 21 和 23). 在 增加
至 这 产品 条款 有 为 逻辑, 各自 olmc 有 一个 ad-
ditional 产品-期 专心致志的 至 输出 使能 控制.
这 输出 极性 的 各自 olmc 能 是 individually 编写程序
至 是 真实 或者 反相的, 在 也 combinatorial 或者 注册 模式.
这个 准许 各自 输出 至 是 individually 配置 作 也
起作用的 高 或者 起作用的 低.
这 ispgal22v10 有 一个 产品 期 为 异步的 重置
(ar) 和 一个 产品 期 为 同步的 preset (sp). 这些 二
产品 条款 是 一般 至 所有 注册 olmcs. 这 asyn-
chronous 重置 sets 所有 寄存器 至 零 任何 时间 这个 专心致志的
产品 期 是 asserted. 这 同步的 preset sets 所有 reg-
isters 至 一个 逻辑 一个 在 这 rising 边缘 的 这 next 时钟 脉冲波 之后
这个 产品 期 是 asserted.
便条: 这 ar 和 sp 产品 条款 将 强迫 这 q 输出 的
这 flip-flop 在 这 一样 状态 regardless 的 这 极性 的 这
输出. 因此, 一个 重置 运作, 这个 sets 这 寄存器 输出
至 一个 零, 将 结果 在 也 一个 高 或者 低 在 这 输出 管脚,
取决于 在 这 管脚 极性 选择.
AR
SP
D
Q
QCLK
4 至 1
MUX
2 至 1
MUX
: 点此下载
