图示 1. 加载 电路 为 数据-进入 时间 测试
_______________详细地 描述
转换器 运作
这 mx7575 和 mx7576 使用 这 successive-approxi-
mation 技巧 至 转变 一个 unknown 相似物 输入
电压 至 一个 8-位 数字的 输出 代号 (看
函数的
图解
). 这 mx7575 样本 这 输入 电压 在
一个 内部的 电容 once (在 这 beginning 的 这 con-
版本), 当 这 mx7576 样本 这 输入 信号
第八 时间 在 这 转换 (看
MX7575
追踪/支撑
和
mx7576 相似物 输入
sections). 这
内部的 dac 是 initially 设置 至 half 规模, 和 这 com-
parator 确定 whether 这 输入 信号 是 大
比 或者 小 比 half 规模. 如果 它 是 大 比 half
规模, 这 dac msb 是 保持. 但是 如果 它 是 小, 这 msb
是 dropped. 在 这 终止 的 各自 comparison 阶段, 这
sar (successive-approximation 寄存器) stores 这
结果 的 这 previous decision 和 确定 这
next trial 位. 这个 信息 是 然后 承载 在 这
dac 之后 各自 decision. 作 这 转换 proceeds,
这 相似物 输入 是 近似 更多 closely 用 com-
paring 它 至 这 结合体 的 这 previous dac 位
和 一个 新 dac trial 位. 之后 第八 comparison 循环,
这 第八 位 贮存 在 这 sar 是 latched 在 这 输出-
放 latches. 在 这 终止 的 这 转换, 这
BUSY
sig-
nal 变得 高, 和 这 数据 在 这 输出 latches 是
准备好 为 微处理器 (µp) 进入. 此外, 这
dac 是 重置 至 half 规模 在 preparation 为 这 next
转换.
微处理器 接口
这
CS
和
RD
逻辑 输入 是 使用 至 initiate 变换器-
sions 和 至 进入 数据 从 这 设备. 这 mx7575
和 mx7576 有 二 一般 接口 模式: 慢-
记忆 接口 模式 和 只读存储器 接口 模式. 在
增加, 这 mx7576 有 一个 异步的 转换
模式 (模式 管脚 = 低) 在哪里 持续的 conversions
是 执行. 在 这 慢-记忆 接口 模式,
CS
和
RD
是 带去 低 至 开始 一个 转换 和 它们
仍然是 低 直到 这 转换 ends, 在 这个 时间 这
转换 结果 是 latched. 这个 模式 是 设计 为
µps 那 能 是 强迫 在 一个 wait 状态. 在 这 只读存储器
接口 模式, 不管怎样, 这 µp 是 不 强迫 在 一个 wait
状态. 一个 转换 是 started 用 带去
CS
和
RD
低,
和 数据 从 这 previous 转换 是 读. 在 这
终止 的 这 大多数 recent 转换, 这 µp executes 一个
读 操作指南 和 开始 另一 转换.
为 这 mx7575, tp 应当 是 hard-连线的 至 v
DD
至
确保 恰当的 运作 的 这 设备. spurious 信号
将 出现 在 tp, 或者 过度的 电流 将 是 描绘
从 v
DD
如果 tp 是 left 打开 或者 系 至 一个 电压 其它 比
V
DD
.
慢-记忆 模式
图示 3 显示 这 定时 图解 为 慢-记忆
接口 模式. 这个 是 使用 和 µps 那 有 一个 wait-
状态 能力 的 在 least 10µs (此类 作 这 8085a),
在哪里 一个 读 操作指南 是 扩展 至 accommodate
慢-记忆 设备. 一个 转换 是 started 用 exe-
cuting 一个 记忆 读 至 这 设备 (带去
CS
和
RD
低). 这
BUSY
信号 (这个 是 连接 至 这 µp
准备好 输入) 然后 变得 低 和 forces 这 µp 在 一个
wait 状态. 这 mx7575 追踪/支撑, 这个 had 被
追踪 这 相似物 输入 信号, holds 这 信号 在 这
第三 下落 时钟 边缘 之后
RD
变得 低 (图示 12).
这 mx7576, 不管怎样, 样本 这 相似物 输入 第八
时间 在 一个 转换 (once 在之前 各自 compara-
tor decision). 在 这 终止 的 这 转换,
BUSY
returns 高, 这 输出 latches 和 缓存区 是 updat-
ed 和 这 新 转换 结果, 和 这 µp com-
pletes 这 记忆 读 用 acquiring 这个 新 数据.
这 快 转换 时间 的 这 mx7575/mx7576
确保 那 这 µp 是 不 强迫 在 一个 wait 状态 为 一个
过度的 数量 的 时间. faster 版本 的 许多 µps,
mx7575/mx7576
cmos, µp-兼容, 5µs/10µs, 8-位 adcs
_______________________________________________________________________________________ 5
d_ d_
100pF
DGND DGND
+5V
100pF3k
3k
一个) 高-z 至 v
OH
便条: d_ 代表 任何 的 这 数据 输出
b) 高-z 至 v
OL
d_ d_
10pF
DGND DGND
+5V
10pF3k
3k
一个) v
OH
至 高-z b) v
OL
至 高-z
便条: d_ 代表 任何 的 这 数据 输出
图示 2. 加载 电路 为 数据-支撑 时间 测试
: 点此下载
