–
8
–
rev. prf
初步的 技术的 数据
ad7276/ad7277/ad7278
初步的 技术的 数据
管脚 函数 描述
管脚
Mnemonic 函数
碎片 选择. 起作用的 低 逻辑 输入. 这个 输入 提供 这 双 函数 的 初始的
转换 在 这 ad7276/ad7277/ad7278 和 也 frames 这 串行 数据 转移.
V
DD
电源 供应 输入. 这 v
DD
范围 为 这 ad7276/ad7277/ad7278 是 从 +2.35v 至
+3.6v.
GND 相似物 地面. 地面 涉及 要点 为 所有 电路系统 在 这 ad7276/ad7277/ad7278.
一个ll 相似物 输入 信号 应当 是 涉及 至 这个 地 电压.
V
在
相似物 输入. 单独的-结束 相似物 输入 频道. 这 输入 范围 是 0 至 v
DD
.
SDATA Data 输出. 逻辑 输出. 这 转换 结果 从 这 ad7276/ad7277/ad7278 是 pro-
vided 在 这个 输出 作 一个 串行 数据 stream. 这 位 是 clocked 输出 在 这 下落 边缘 的
这 sclk 输入. 这 数据 stream 从 这 ad7276 组成 的 二 leading zeros followed
用 这 12 位 的 转换 数据 followed 用 二 trailing zeros, 这个 是 提供 msb
第一. 这 数据 stream 从 这 ad7277 组成 的 二 leading zeros followed 用 这 10 位
的 转换 数据 followed 用 四 trailing zeros, 这个 是 提供 msb 第一. 这 数据
stream 从 这 ad7278 组成 的 二 leading zeros followed 用 这 8 位 的 转换
数据 followed 用 六 trailing zeros, 这个 是 提供 msb 第一.
SCLK 串行 时钟. 逻辑 输入. sclk 提供 这 串行 时钟 为 accessing 数据 从 这 部分.
这个 时钟 输入 是 也 使用 作 这 时钟 源 为 这 ad7276/ad7277/ad7278's 变换器-
sion 处理.
: 点此下载
