初步的
K7A203600A 64kx36 同步的 sram
- 2 -
rev 2.0
12月1998
我们c
我们d
64kx36-位 同步的 pipelined burst sram
这 k7a203600a 是 一个 2,359,296-位 同步的 静态的 ran-
dom 进入 记忆 设计 为 高 效能 第二
水平的 cache 的 pentium 和 电源 pc 为基础 系统.
它 是 有组织的 作 64k words 的 36bits 和 integrates 地址
和 控制 寄存器, 一个 2-位 burst 地址 计数器 和 增加
一些 新 功能 为 高 效能 cache 内存 applica-
tions;GW,BW,LBO, zz. 写 循环 是 内部 自-安排时间
和 同步的.
全部 总线-宽度 写 是 完毕 用GW, 和 各自 字节 写 是 每-
formed 用 这 结合体 的我们x 和BW当GW是 高.
和 和CS1高,ADSP是 blocked 至 控制 信号.
burst 循环 能 是 initiated 和 也 这 地址 状态 pro-
cessor(ADSP) 或者 地址 状态 cache 控制(ADSC)
输入. subsequent burst 地址 是 发生 内部 在
这 系统
′
s burst sequence 和 是 控制 用 这 burst
地址 进步(ADV) 输入.
LBO管脚 是 直流 运作 和 确定 burst sequence(直线的
或者 interleaved).
zz 管脚 控制 电源 向下 状态 和 减少 保卫-用 cur-
rent regardless 的 clk.
这 k7a203600a 是 fabricated 使用 samsung
′
s 高 perfor-
mance cmos 技术 和 是 有 在 一个 100pin tqfp
包装. 多样的 电源 和 地面 管脚 是 使用 至 迷你-
mize 地面 bounce.
一般 描述特性
逻辑 块 图解
•同步的 运作.
•2 平台 pipelined 运作 和 4 burst.
•在-碎片 地址 计数器.
•自-安排时间 写 循环.
•在-碎片 地址 和 控制 寄存器.
•VDD= 3.3v+0.3v/-0.165v 电源 供应.
•VDDQ供应 电压 3.3v+0.3v/-0.165v 为 3.3v i/o
或者 2.5v+0.4v/-0.125v 为 2.5v i/o.
•5v tolerant 输入 除了 i/o 管脚.
•字节 writable 函数.
•global 写 使能 控制 一个 全部 总线-宽度 写.
•电源 向下 状态 通过 zz 信号.
•LBO管脚 准许 一个 选择 的 也 一个 interleaved burst 或者 一个
直线的 burst.
•三 碎片 使能 为 简单的 depth expansion 和 非 数据
contention ; 2 循环 使能, 1 循环 使不能运转.
•异步的 输出 使能 控制.
•ADSP,ADSC,ADVburst 控制 管脚.
•ttl-水平的 三-状态 输出.
•100-tqfp-1420a
CLK
LBO
ADV
ADSC
ADSP
CS1
CS2
CS2
GW
BW
我们一个
我们b
OE
ZZ
dqa0 ~ dqd7
burst 控制
逻辑
BURST
64Kx36
地址
控制
输出
数据-在
地址
计数器
记忆
排列
寄存器
寄存器
缓存区
逻辑
控制
寄存器
控制
寄存器
一个
′
0~一个
′
1
一个0~一个1
一个2~一个15
一个0~一个15
寄存器
快 进入 时间
参数 标识 -22 -20 -18 -16 -15 -14 单位
循环 时间 tCYC 4.4 5.0 5.4 6.0 6.7 7.2 ns
时钟 进入 时间 tCD 3.1 3.1 3.1 3.5 3.8 4.0 ns
输出 使能 进入 时间 tOE 3.1 3.1 3.1 3.5 3.8 4.0 ns
dqpa ~ dqpd
: 点此下载
