8-5
图式 图解
典型 产品
重置 计时器 (monostable 运作)
图示 1 显示 这 ca555 连接 作 一个 重置 计时器. 在 这个
模式 的 运作 电容 c
T
是 initially 使保持 释放 用
一个 晶体管 在 这 整体的 电路. 在之上 closing 这 “start”
转变, 或者 应用 一个 负的 触发 脉冲波 至 终端 2, 这
integral 计时器 flip-flop 是 “set” 和 releases 这 短的 电路
横过 c
T
这个 驱动 这 输出 电压 “high” (接转 ener-
gized). 这 action 准许 这 电压 横过 这 电容 至
增加 exponentially 和 这 常量 t = R
1
C
T
. 当 这
电压 横过 这 电容 相等 2/3 v+, 这 比较器
resets 这 flip-flop 这个 在 转变 discharges 这 电容 rap-
idly 和 驱动 这 输出 至 它的 低 状态.
输出 上升 时间 t
R
- 100 - - 100 - ns
输出 下降 时间 t
F
- 100 - - 100 - ns
注释:
2. 当 这 输出 是 在 一个 高 状态, 这 直流 供应 电流 是 典型地 1ma 较少 比 这 低 状态 值.
3. 这 门槛 电流 将 决定 这 总 的 这 值 的 r
1
和 r
2
至 是 使用 在 图示 4 (非稳定式的 运作); 这 最大 总的
R
1
+ r
2
= 20m
Ω
.
电的 specifications
T
一个
= 25
o
c, v+ = 5v 至 15v 除非 否则 specified
(持续)
参数 标识 测试 情况
ca555, lm555 ca555c, lm555c, ne555
单位最小值 典型值 最大值 最小值 典型值 最大值
6
门槛
7
重置
释放
v-
重置
释放
3
输出
outputflip-flop
触发
比较器
门槛
比较器
4.7k 830 4.7k
D
2
D
1
Q
3
Q
4
Q
7
Q
5
Q
2
Q
1
10K
Q
8
Q
6
100
100K
Q
9
Q
11
Q
12
1K
Q
10
5K
Q
13
Q
16
7K
D
3
Q
14
Q
15
Q
17
3.9k
Q
19
Q
20
Q
21
Q
18
8
V+
控制
VOLTAGE
5K 6.8k
5K
4.7k
220
4.7k
5
2
4
1
触发
D
4
便条: 阻抗 值 是 在 ohms.
ca555, ca555c, lm555, lm555c, ne555
: 点此下载
