(4) r0 至 r2: 涉及 频率 数据
便条: 这 值 列表 为 bo1, bo2, 和 bo3 是 为 这 情况 当 这 b0 至 b2 数据 是 设置 至 所有 zeros.
(5) s: 分隔物 选择 数据
1: fmin, 0: amin
注释 在 pll ic 用法
1. pll ic 打印 电路 板 patterns
①
电源 供应 管脚
一个 电容 必须 是 inserted 在 这 v
DD
和 v
SS
电源 供应 管脚 为 噪音 exclusion. 这个 电容
必须 是 located 作 关闭 作 可能 至 这些 管脚.
②
fmin 和 amin 管脚
这 连接 电容 必须 是 located 作 关闭 作 可能 至 这些 管脚.
③
pd 管脚, 低-通过 过滤
自从 那些 是 高-阻抗 管脚, 它们 是 敏感 至 噪音. 因此, 这 模式 应当 是 保持 作 短的
作 可能 和 这 范围 周围 这个 电路 应当 是 covered 用 这 地面 模式.
2. 最初的 states 的 这 输出 端口 (bo1 至 bo3)
这 最初的 states 的 这 输出 端口 之后 电源 是 应用 是 未阐明的 直到 数据 有 被 transferred.
在 particular, 它 是 可能 为 这 bo1 和 bo3 管脚 至 输出 这 内部的 时钟, 所以 数据 必须 是 transferred 作 soon
作 可能.
不管怎样, 便条 那 这 lsi 不能 接受 数据 直到 这 结晶 振荡器 是 运行 正常情况下.
非. 5262-7/8
lm7001j, 7001jm
R0 R1 R2 f
ref
[
kHz] BO1 BO2 BO3
0 0 0 100 1 1 0
0 0 1 50 1 1 0
0 1 0 25 1 1 0
0 1 1 5 0 0 1
1 0 0 10 1 0 1
1 0 1 9 1 0 1
1 1 0 1 0 1 1
1 1 1 5 0 0 1