首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:454527
 
资料名称:LPC2132FBD64
 
文件大小: 190.24K
   
说明
 
介绍:
Single-chip 16/32-bit microcontrollers; 32/64/512 kB ISP/IAP Flash with 10-bit ADC and DAC
 
 


: 点此下载
  浏览型号LPC2132FBD64的Datasheet PDF文件第6页
6
浏览型号LPC2132FBD64的Datasheet PDF文件第7页
7
浏览型号LPC2132FBD64的Datasheet PDF文件第8页
8
浏览型号LPC2132FBD64的Datasheet PDF文件第9页
9

10
浏览型号LPC2132FBD64的Datasheet PDF文件第11页
11
浏览型号LPC2132FBD64的Datasheet PDF文件第12页
12
浏览型号LPC2132FBD64的Datasheet PDF文件第13页
13
浏览型号LPC2132FBD64的Datasheet PDF文件第14页
14
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
9397 750 14868 © koninklijke 飞利浦 electronics n.v. 2005. 所有 权利 保留.
初步的 数据 薄板 rev. 02 — 15 april 2005 10 的 41
飞利浦 半导体
lpc2131/2132/2134/2136/2138
单独的-碎片 16/32-位 微控制器
[1] 5 v tolerant 垫子 供应 数字的 i/o 功能 和 ttl 水平 和 hysteresis 和 10 ns 回转 比率 控制.
[2] 5 v tolerant 垫子 供应 数字的 i/o 功能 和 ttl 水平 和 hysteresis 和 10 ns 回转 比率 控制. 如果 configured 为 一个 输入
函数, 这个 垫子 运用 建造-在 glitch filter 那 blocks 脉冲 shorter 比 3 ns.
[3] 打开 流 5 v tolerant 数字的 i/o i
2
c-总线 400 khz 规格 兼容 垫子. 它 需要 外部 拉-向上 至 提供 一个 输出
符合实际.
[4] 5 V tolerant 垫子 供应 数字的 i/o (和 TTL 水平 hysteresis 10 ns 回转 比率 控制) 相似物 输入 函数. 如果 configured
为 一个 输入 函数, 这个 垫子 运用 建造-在 glitch filter 那 blocks 脉冲 shorter 比 3 ns. 当 configured 作 一个 模数转换器 输入, 数字的
部分 的 这 垫子 是 无能.
[5] 5 v tolerant 垫子 供应 数字的 i/o (和 ttl 水平 和 hysteresis 和 10 ns 回转 比率 控制) 和 相似物 输出 函数. 当
configured 作 这 dac 输出, 数字的 部分 的 这 垫子 是 无能.
p1.22/
PIPESTAT1
40
[6]
O
pipestat1 —
pipeline 状态, 位 1. 标准 i/o 端口 和 内部的 拉-向上.
p1.23/
PIPESTAT2
36
[6]
O
pipestat2 —
pipeline 状态, 位 2. 标准 i/o 端口 和 内部的 拉-向上.
p1.24/
TRACECLK
32
[6]
O
traceclk —
查出 时钟. 标准 i/o 端口 和 内部的 拉-向上.
p1.25/extin0 28
[6]
I
extin0 —
外部 触发 输入. 标准 i/o 和 内部的 拉-向上.
p1.26/rtck 24
[6]
i/o
rtck —
returned 测试 时钟 输出. extra 信号 增加 至 这 jtag 端口.
assists debugger 同步 当 处理器 频率 varies.
bi-directional 管脚 和 内部的 拉-向上. 低 在 rtck 当
重置 是 低
使能 管脚 p1.31:26 至 运作 作 debug 端口 之后 重置.
p1.27/tdo 64
[6]
O
tdo —
测试 数据 输出 为 jtag 接口.
p1.28/tdi 60
[6]
I
tdi —
测试 数据 在 为 jtag 接口.
p1.29/tck 56
[6]
I
tck —
测试 时钟 为 jtag 接口.
p1.30/tms 52
[6]
I
tms —
测试 模式 选择 为 jtag 接口.
p1.31/
TRST 20
[6]
I
trst —
测试 重置 为 jtag 接口.
重置 57
[7]
I
外部 重置 输入:
一个 这个 管脚 resets 设备, 造成 i/o 端口
和 peripherals 至 引领 在 它们的 default states, 和 处理器 执行 至
begin 在 地址 0. ttl 和 hysteresis, 5 v tolerant.
XTAL1 62
[8]
I 输入 至 这 振荡器 电路 和 内部的 时钟 发生器 电路.
XTAL2 61
[8]
O 输出 从 这 振荡器 amplifier.
RTXC1 3
[8]
I 输入 至 这 rtc 振荡器 电路.
RTXC2 5
[8]
O 输出 从 这 rtc 振荡器 电路.
V
SS
6, 18, 25, 42,
50
I
地面:
0 v 涉及.
V
SSA
59 I
相似物 地面:
0 v 涉及. 这个 应当 nominally 是 这 一样 电压
作 v
SS
, 但是 应当 是 分开的 至 降低 噪音 和 错误.
V
DD
23, 43, 51 I
3.3 v 电源 供应:
这个 是 这 电源 供应 电压 为 这 核心 和 i/o
端口.
V
DDA
7I
相似物 3.3 v 电源 供应:
这个 应当 是 nominally 这 一样 电压 作
V
DD
但是 应当 是 分开的 至 降低 噪音 和 错误. 这个 电压 是 使用
至 电源 这 在-碎片 pll.
V
REF
63 I
一个/d 转换器 涉及:
这个 应当 nominally 一样 电压 V
DD
但是 应当 分开的 降低 噪音 错误. 水平的 这个 管脚 使用
一个 涉及 为 一个/d 和 d/一个 convertor(s).
V
BAT
49 I
rtc 电源 供应:
3.3 v 在 这个 管脚 供应 这 电源 至 这 rtc.
表格 3: 管脚 描述
…continued
标识 管脚 类型 描述
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com