7 6 5 4 3 2 1 0
bt: borrow toggle flip-flop.
toggles 每 时间 cntr underflows.
ct: carry toggle flip-flop.
toggles 每 时间 cntr overflows.
cpt: 对比 toggle flip-flop.
toggles 每 时间 pr 相等 cntr.
s: sign 标记. 设置 to1 当 cntr underflows.
重置 至 0 当 cntr overflows.
标记
e: 错误 标记. 设置 至 1 当 过度的 噪音 是 呈现 在 这 计数
输入 在 quadrature 模式. irrelevant 在 非-quadrature 模式.
u/d: 向上/向下 标记. 设置 至 1 当 counting 向上
和 重置 至 0 当 counting 向下.
不 使用. 总是 重置 至 0.
idx: index. 设置 至 1 当 选择 index 输入 是 在 起作用的 水平的.
0
过滤 时钟 prescalers: xpsc 和 ypsc
各自 psc 是 一个 8-位 可编程序的 modulo-n 向下 计数器, 驱动 用 这 fck 时钟. 这 因素 n 是 向下 承载
在 一个 psc 从 这 有关联的 pr 低 字节 寄存器 pr0. 这 pscs 提供 这 能力 至 发生 独立 过滤
时钟 发生率 为 各自 频道. 这 pscs 发生 这 内部的 过滤 时钟, fckn 使用 至
validate 输入 x一个, xB, y一个, yB在 这 quadrature 模式.
最终 过滤 时钟 频率 fFCKn= ( fFCK/(n+1) ),在哪里 n = psc = 0 至 ffh.为 恰当的 counting 在 这 quadrature
模式, fFCKn
≥
8fQA(或者 8fQB), 在哪里 fQA和 fQB是 这 时钟 发生率 在 输入 一个 和 b. 在 非-quadrature 模式
过滤 时钟 是 不 需要 和 这 fck 输入 (管脚 2), 应当 是 系 至 vDD.
7266r1-111196-2
标记 寄存器: xflag 和 yflag
这 标记 寄存器 支撑 这 状态 信息 的 这 cntrs 和 能 是 读 输出 在 这 数据 总线. 这 e 位 的 一个
标记 寄存器 是 设置 至 1 当 这 噪音 脉冲 在 这 quadrature 输入 是 宽 足够的 至 是 validated 用 这
输入 过滤 电路. e = 1 indicates 过度的 噪音 在 这 输入 但是 不 一个 definite 计数 错误. once 设置, e 能
仅有的 是 重置 通过 这 rld.
7 6 5 4 3 2 1 0
0: nop
0
1
0
RLD
1: 重置 bp
0
0
1
0
1
1
0
0 : 选择 这 rld addressed 用 x/y 输入
1 : 选择 两个都 xrld 和 yrld 一起
(便条: d7 = 1 overrides x/y 输入)
: 选择 rld
: nop
: 重置 cntr
: 重置 bt, ct, cpt,s
: 重置 e
0
0
1
0
0
1
1
1
: nop
: 转移 pr 至 cntr
(便条: 所有 24-位 是 transferred 在 并行的)
: 转移 cntr 至 ol
(便条: 所有 24-位 是 transferred 在 并行的)
: 转移 pr0 至 psc
重置 和 加载 信号 decoders: xrld 和 yrld
下列的 功能 能 是 执行 用 writing 一个 控制 字节 在 一个 rld: 转移 pr 至 cntr, 转移
cntr 至 ol, 重置 cntr, 重置 标记 和 重置 bp.
:
: 点此下载
