飞利浦 半导体 产品 规格
LVT22V10
3v 高 速, 普遍的 pld 设备
1998 二月 10
7
产品 特性
低 地面 bounce
这 飞利浦 半导体 bicmos qubic 处理 结果 在
exceptional 噪音 免除. 地面 bounce 是 噪音 那 是
发生 在 一个 非-切换 起作用的 低 输出 当 其它 输出
在 这 设备 转变 从 高 至 低. 这 worst 情况 情况
occurs 当 9 输出 同时发生地 转变 从 高 至 低 和
这 tenth 输出 是 起作用的 低. 这 地面 bounce 在 这个 tenth
输出 为 飞利浦 lvt22v10 是 典型地 较少 比 0.7v.
V
CC
Bounce
V
CC
bounce occurs 在 一个 非-切换 起作用的 高 输出 当
其它 输出 是 制造 一个 低 至 高 转变. 这个 规格
是 重要的 至 考虑 在 3.3v 设计 因为 的 这 减少
噪音 余裕 在 v
CC
和 v
OH
的 仅有的 1.3v 相关的 至 这
传统的 5v 系统’s 噪音 余裕 的 3v. 这 飞利浦 lvt22v10
V
CC
bounce 的 一个 输出 使保持 高 当 这 remaining 9 输出
转变 从 低 至 高 是 典型地 较少 比 1.0v 在 巨大.
live 嵌入/extraction 能力
那里 是 一些 固有的 问题 有关联的 和 inserting 或者
extracting 一个 unpowered 单元 从 一个 powered-向上, 起作用的 系统.
这 lvt22v10 输出 有 被 设计 此类 那 任何 chance 的
总线 contention, glitching 或者 夹紧 是 eliminated.
详细地 信息 在 这个 特性 是 提供 在 一个 应用 便条
an051:
飞利浦 plds 支持 live 嵌入 产品
.
总线 支撑 输入 结构
总线 支撑 是 一个 特性 那 维持 这 输入 状态 的 这 设备 用
包含 一个 弱 获得 在 这 输入 结构. 这个 获得
维持 这 输入 状态 直到 一个 最小 水平的 的 电流 (called 这
overdrive 电流) 是 有提供的 至 改变 这 输入 状态. 这个 是
有用的 在 总线 产品 在哪里 这 总线 是 放置 在 一个 高
阻抗 状态. 这 lvt22v10’s 输入, 在 这个 高 阻抗
situation, 维持 有效的 逻辑 水平 直到 这 总线 是 actively 驱动 至
一个 新 状态.
改进 fuse verification 电路系统 增加
可靠性
飞利浦 有 开发 一个 新 意思 的 测试 这 integrity 的 fuses,
两个都 blown 和 intact fuses, 这个 insures 那 所有 这 fuses 有
被 correctly 编写程序 和 那 各自 和 每 fuse – whether
“blown” 或者 “intact” – 是 在 这 适合的 和 最优的 fuse
阻抗. 这个 双 核实 scheme 代表 一个 重大的
改进 在 单独的 涉及 电压 comparisons schemes
那 有 被 使用 为 双极 设备 自从 这 late 1980s.
详细地 信息 在 这个 特性 是 提供 在 一个 应用 便条
entitled
双 核实 技巧 增加 可靠性 的 plds
.
可编程序的 3-平台 输出
各自 输出 有 一个 3-平台 输出 缓存区 和 3-状态 控制. 一个
产品 期 控制 这 缓存区, 准许 使能 和 使不能运转 至 是 一个
函数 的 任何 产品 的 设备 输入 或者 输出 反馈. 这
combinatorial 输出 提供 一个 双向的 i/o 管脚, 和 将 是
配置 作 一个 专心致志的 输入 如果 这 缓存区 是 总是 无能.
可编程序的 输出 极性
这 极性 的 各自 macro cell 输出 能 是 起作用的-高 或者
起作用的-低, 也 至 相一致 输出 信号 needs 或者 至 减少
产品 条款. 可编程序的 极性 准许 boolean expressions
至 是 写 在 它们的 大多数 紧凑的 表格 (真实 或者 inverted), 和 这
输出 能 安静的 是 的 这 desired 极性. 它 能 也 保存
“demorganizing” 努力.
选择 是 控制 用 可编程序的 位 s
0
在 这 输出 macro
cell, 和 affects 两个都 注册 和 combinatorial 输出.
选择 是 自动, 为基础 在 这 设计 规格 和 管脚
定义. 如果 这 管脚 定义 和 输出 等式 有 这 一样
极性, 这 输出 是 编写程序 至 是 起作用的-高 (s
0
= 1).
preset/重置
为 initialization, 这 lvt22v10 有 额外的 preset 和 重置
产品 条款. 这些 条款 是 连接 至 所有 注册 输出.
当 这 同步的 preset (sp) 产品 期 是 asserted 高,
这 输出 寄存器 将 是 承载 和 一个 高 在 这 next
低-至-高 时钟 转变. 当 这 异步的 重置 (ar)
产品 期 是 asserted 高, 这 输出 寄存器 将 是
立即 承载 和 一个 低, 独立 的 这 时钟.
便条 那 preset 和 重置 控制 这 flip-flop, 不 这 输出 管脚.
这 输出 水平的 是 决定 用 这 输出 极性 选择.
电源-向上 重置
所有 flip-flops 电源-向上 至 一个 逻辑 低 为 predictable 系统
initialization. 输出 的 这 lvt22v10 将 取决于 在 这
编写程序 输出 极性. 这 v
CC
上升 必须 是 monotonic 和
这 重置 延迟 时间 是 1–10
µ
s 最大.
安全 fuse
之后 程序编制 和 verification, lvt22v10 设计 能 是
secured 用 程序编制 这 安全 fuse link. once 编写程序,
这个 fuse defeats readback 的 这 内部的 编写程序 模式 用 一个
设备 programmer, securing 专卖的 设计 从 competitors.
当 这 安全 fuse 是 编写程序, 这 排列 将 读 作 如果
每 fuse 是 编写程序.
质量 和 testability
这 lvt22v10 提供 一个 非常 高 水平的 的 建造-在 质量. extra
可编程序的 fuses 提供 一个 意思 的 verifying 效能 的 所有
交流 和 直流 参数. 在 增加, 这个 核实 programmability
和 符合实际 的 这 设备 至 提供 这 最高的 程序编制
和 邮递-程序编制 函数的 产量.
技术
这 bicmos lvt22v10 是 fabricated 和 这 飞利浦
半导体 处理 知道 作 qubic. qubic 结合 一个
先进的, 状态-的-这-艺术 1.0
µ
m (描绘 特性 大小) cmos
处理 和 一个 过激 快 双极 处理 至 达到 更好的 速
和 驱动 能力. qubic 包含 三 layers 的 al/cu
interconnects 为 减少 碎片 大小, 和 我们的 proven 德州仪器-w fuse
技术 确保 最高的 程序编制 产量.
程序编制
这 lvt22v10 是 全部地 supported 用 工业 标准 (电子元件工业联合会
兼容) pld cad tools, 包含 飞利浦 半导体
snap 设计 软件 包装. abel
CUPL
和 palasm
90
设计 软件 包装 也 支持 这 lvt22v10 architecture.
所有 包装 准许 boolean 和 状态 等式 entry formats, snap,
abel 和 cupl 也 接受, 作 输入, 图式 俘获 format.
abel 是 一个 商标 的 数据 i/o corp.
cupl 是 一个 商标 的 logical 设备, 公司
palasm 是 一个 注册 商标 的 amd corp.
: 点此下载
