m24128-bw, m24128-br, m24256-bw, m24256-br
4/25
summary 描述
这些 i
2
c-兼容 用电气 可擦掉的 pro-
grammable 记忆 (可擦可编程只读存储器) 设备 是 orga-
nized 作 32k x 8 位 (m24256-bw 和 m24256-
br) 和 16k x 8 位 (m24128-bw 和 m24128-
br).
图示 2. 逻辑 图解
表格 2. 信号 names
I
2
c 使用 一个 二-线 串行 接口, comprising 一个
bi-directional 数据 线条 和 一个 时钟 线条. 这 devic-
es carry 一个 建造-在 4-位 设备 类型 identifier 代号
(1010) 在 一致 和 这 i
2
c 总线 定义.
这 设备 behaves 作 一个 从动装置 在 这 i
2
c 协议,
和 所有 记忆 行动 同步 用 这
串行 时钟. 读 和 写 行动 是 initiat-
ed 用 一个 开始 情况, 发生 用 这 总线 mas-
ter. 这 开始 情况 是 followed 用 一个 设备
选择 代号 和 读/写
位 (rw) (作 de-
scribed 在表格 3.), terminated 用 一个 acknowl-
边缘 位.
当 writing 数据 至 这 记忆, 这 设备 在-
serts 一个 acknowledge 位 在 这 9
th
位 时间,
下列的 这 总线 主控’s 8-位 传递.
当 数据 是 读 用 这 总线 主控, 这 总线
主控 acknowledges 这 receipt 的 这 数据 字节
在 这 一样 方法. 数据 transfers 是 terminated 用
一个 停止 情况 之后 一个 ack 为 写, 和 之后 一个
noack 为 读.
电源 在 重置
在 顺序 至 阻止 inadvertent 写 行动
在 电源 向上, 一个 电源 在 重置 (por) 电路
是 执行.
在 电源 向上, 这 设备 将 不 respond 至 任何 在-
构造 直到 v
CC
有 reached 这 por 门槛
电压 (这个 门槛 是 更小的 比 这 v
CC
迷你-
mum 运行 电压 定义 在表格 8.和ta-
ble 9.). 在 这 一样 方法, 作 soon 作 v
CC
drops
从 这 正常的 运行 电压, 在下 这 por
门槛 电压, 所有 这 行动 是 无能
和 这 设备 将 不 respond 至 任何 操作指南.
较早的 至 selecting 和 issuing 说明 至 这
记忆, 一个 有效的 和 稳固的 v
CC
电压 必须 是
应用. 这个 电压 必须 仍然是 稳固的 和 有效的
直到 这 终止 的 这 传递 的 这 操作指南
和, 为 一个 写 操作指南, 直到 这 completion 的
这 内部的 写 循环 (t
W
).
图示 3. 插件, 所以 和 tssop 连接
便条: 看包装 机械的部分 为 包装 dimen-
sions, 和 如何 至 identify 管脚-1.
e0, e1, e2 碎片 使能
SDA 串行 数据
SCL 串行 时钟
WC
写 控制
V
CC
供应 电压
V
SS
地面
AI02809
SDA
V
CC
m24256-b
m24128-b
WC
SCL
V
SS
3
e0-e2
SDAV
SS
SCL
WCE1
E0 V
CC
E2
AI02810B
m24256-b
m24128-b
1
2
3
4
8
7
6
5