3/35
M50LPW012
表格 1. 信号 names (lpc 接口) 记忆
lad0-lad3 输入/输出 communications
LFRAME
输入 交流 框架
id0-id3 identification 输入
gpi0-gpi4 一般 目的 输入
IC 接口 配置
RP
接口 重置
INIT
cpu 重置
CLK 时钟
TBL
顶 块 锁
WP
写 保护
RFU
保留 为 future 使用. leave
disconnected 或者 设置 在 v
IL
或者 v
IH
.
V
CC
供应 电压
V
PP
optional 供应 电压 为 快
擦掉 行动
V
SS
地面
NC 不 连接 内部
电流 pc chipsets; 这 m50lpw012 acts 作 这
pc bios 在 这 低 管脚 计数 总线 为 这些 pc
chipsets.
这 secondary 接口, 这 地址/地址
多路复用 (或者 一个/一个 mux) 接口, 是 设计 至
是 兼容 和 电流 flash programmers 为
生产 线条 程序编制 较早的 至 fitting 至 一个 pc
motherboard.
这 记忆 是 offered 在 一个 plcc32 包装 和
是 有提供的 和 所有 这 位 erased (设置 至 1).
系统 记忆 mapping
这 lpc 地址 sequence 是 32 位 长. 这
m50lpw012 responds 至 地址 编排 至
这 顶 的 这 4 gbyte 记忆 空间, 从
FFFF ffffh. 地址 位 a31-a24, a22 必须 是
设置 至 1. a23 是 设置 至 1 为 排列 进入, 和 至 0
为 寄存器 进入.
这 m50lpw012 也 responds 至 地址
编排 至 这 bottom 的 这 4 gbyte 记忆
空间, 从 0000 0000h. 地址 位 a31-a24,
a22 必须 是 设置 至 0. a23 是 设置 至 0 为 排列
进入, 和 至 1 为 寄存器 进入.
为 a21-a18, 看 表格 2. a17-a0 是 为 排列
地址.
表格 2. 记忆 identification 输入 配置
记忆
号码
ID2 ID2 ID1 ID0
顶 Bottom
一个
21
一个
20
一个
19
一个
18
一个
21
一个
20
一个
19
一个
18
1 (激励)
V
IL
或者 floating V
IL
或者 floating V
IL
或者 floating V
IL
或者 floating
11110011
2
V
IL
或者 floating V
IL
或者 floating V
IL
或者 floating V
IH
11100010
3
V
IL
或者 floating V
IL
或者 floating V
IH
V
IL
或者 floating
11010001
4
V
IL
或者 floating V
IL
或者 floating V
IH
V
IH
11000000
5
V
IL
或者 floating V
IH
V
IL
或者 floating V
IL
或者 floating
10110111
6
V
IL
或者 floating V
IH
V
IL
或者 floating V
IH
10100110
7
V
IL
或者 floating V
IH
V
IH
V
IL
或者 floating
10010101
8
V
IL
或者 floating V
IH
V
IH
V
IH
10000100
9
V
IH
V
IL
或者 floating V
IL
或者 floating V
IL
或者 floating
01111011
10
V
IH
V
IL
或者 floating V
IL
或者 floating V
IH
01101010
11
V
IH
V
IL
或者 floating V
IH
V
IL
或者 floating
01011001
12
V
IH
V
IL
或者 floating V
IH
V
IH
01001000
13
V
IH
V
IH
V
IL
或者 floating V
IL
或者 floating
00111111
14
V
IH
V
IH
V
IL
或者 floating V
IH
00101110
15
V
IH
V
IH
V
IH
V
IL
或者 floating
00011101
16
V
IH
V
IH
V
IH
V
IH
00001100
: 点此下载
