M50FW040
6/41
summary 描述
这 m50fw040 是 一个 4 mbit (512kb x8) 非-vola-
tile 记忆 那 能 是 读, erased 和 repro-
grammed. 这些 行动 能 是 执行
使用 一个 单独的 低 电压 (3.0 至 3.6v) 供应. 为
快 erasing 在 生产 线条 一个 optional 12v
电源 供应 能 是 使用 至 减少 这 erasing
时间.
这 记忆 是 分隔 在 blocks 那 能 是
erased independently 所以 它 是 可能 至 preserve
有效的 数据 当 old 数据 是 erased. blocks 能 是
保护 individually 至 阻止 意外的 pro-
gram 或者 擦掉 commands 从 modifying 这
记忆. 程序 和 擦掉 commands 是 writ-
ten 至 这 command 接口 的 这 记忆. 一个
在-碎片 程序/擦掉 控制 使简化 这
处理 的 程序编制 或者 erasing 这 记忆 用
带去 小心 的 所有 的 这 特定的 行动 那 是
必需的 至 更新 这 记忆 内容. 这 终止
的 一个 程序 或者 擦掉 运作 能 是 发现
和 任何 错误 情况 identified. 这 command
设置 必需的 至 控制 这 记忆 是 consistent
和 电子元件工业联合会 standards.
二 不同的 总线 接口 是 supported 用 这
记忆. 这 primary 接口, 这 firmware hub
(或者 fwh) 接口, 使用 intel’s 专卖的 fwh
协议. 这个 有 被 设计 至 除去 这
需要 为 这 isa 总线 在 电流 pc chipsets; 这
m50fw040 acts 作 这 pc bios 在 这 低 管脚
计数 总线 为 这些 pc chipsets.
这 secondary 接口, 这 地址/地址
多路复用 (或者 一个/一个 mux) 接口, 是 设计 至
是 兼容 和 电流 flash programmers 为
生产 线条 程序编制 较早的 至 fitting 至 一个 pc
motherboard.
这 记忆 是 offered 在 tsop32 (8 x 14mm),
tsop40 (10 x 20mm) 和 plcc32 包装 和
它 是 有提供的 和 所有 这 位 erased (设置 至 ’1’).
图示 2. 逻辑 图解 (fwh 接口) 表格 1. 信号 names (fwh 接口)
AI03623
4
FWH4
fwh0-
FWH3
V
CC
M50FW040
CLK
V
SS
4
IC
RP
TBL
5
INIT
WP
id0-id3
fgpi0-
FGPI4
V
PP
fwh0-fwh3 输入/输出 communications
FWH4 输入 交流 框架
id0-id3 identification 输入
fgpi0-fgpi4 一般 目的 输入
IC 接口 配置
RP
接口 重置
INIT
cpu 重置
CLK 时钟
TBL
顶 块 锁
WP
写 保护
RFU
保留 为 future 使用. leave
disconnected
V
CC
供应 电压
V
PP
optional 供应 电压 为 快
擦掉 行动
V
SS
地面
NC 不 连接 内部
: 点此下载
