9/41
M50FW040
信号 描述
那里 是 二 不同的 总线 接口 有 在
这个 部分. 这 起作用的 接口 是 选择 在之前
电源-向上 或者 在 重置 使用 这 接口 con-
figuration 管脚, ic.
这 信号 为 各自 接口 是 discussed 在 这
firmware hub (fwh) 信号 描述部分
和 这地址/地址 多路复用 (一个/一个 mux)
信号 描述部分 在下. 这 供应 sig-
nals 是 discussed 在 这供应 信号 descrip-
tions部分 在下.
firmware hub (fwh) 信号 描述
为 这 firmware hub (fwh) 接口 看图示
2., 逻辑 图解 (fwh 接口), 和表格
1., 信号 names (fwh 接口).
输入/输出 communications (fwh0-fwh3).
所有
输入 和 输出 交流 和 这 记忆
引领 放置 在 这些 管脚. 地址 和 数据 为
总线 读 和 总线 写 行动 是 encoded
在 这些 管脚.
输入 交流 框架 (fwh4).
这 在-
放 交流 框架 (fwh4) 信号 这
开始 的 一个 总线 运作. 当 输入 communica-
tion 框架 是 低, v
IL
, 在 这 rising 边缘 的 这
时钟 一个 新 总线 运作 是 initiated. 如果 输入
交流 框架 是 低, v
IL
, 在 一个 总线
运作 然后 这 运作 是 aborted. 当 在-
放 交流 框架 是 高, v
IH
, 这 cur-
rent 总线 运作 是 proceeding 或者 这 总线 是 空闲.
identification 输入 (id0-id3).
这 identifica-
tion 输入 选择 这 地址 那 这 记忆 re-
sponds 至. 向上 至 16 memories 能 是 addressed
在 一个 总线. 为 一个 地址 位 至 是 ‘0’ 这 管脚 能
是 left floating 或者 驱动 低, v
IL
; 一个 内部的 拉-
向下 电阻 是 包含 和 一个 值 的 r
IL
. 为
一个 地址 位 至 是 ‘1’ 这 管脚 必须 是 驱动
高, v
IH
; 那里 将 是 一个 泄漏 电流 的 i
LI2
通过 各自 管脚 当 牵引的 至 v
IH
; 看表格 18.
用 convention 这 激励 记忆 必须 有 ad-
dress ‘0000’ 和 所有 额外的 memories 引领 se-
quential 地址 开始 从 ‘0001’.
一般 目的 输入 (fgpi0-fgpi4).
这 gen-
eral 目的 输入 能 是 使用 作 数字的 输入
为 这 cpu 至 读. 这 一般 目的 输入
寄存器 holds 这 值 在 这些 管脚. 这 管脚
必须 有 稳固的 数据 从 在之前 这 开始 的 这
循环 那 读 这 一般 目的 输入 regis-
ter 直到 之后 这 循环 是 完全. 这些 管脚
必须 不 是 left 至 float, 它们 应当 是 驱动 低,
V
il,
或者 高, v
IH
.
接口 配置 (ic).
这 接口 con-
figuration 输入 选择 whether 这 firmware hub
(fwh) 或者 这 地址/地址 多路复用 (一个/一个
mux) 接口 是 使用. 这 选择 接口 必须
是 选择 在之前 电源-向上 或者 在 一个 重置
和, thereafter, 不能 是 changed. 这 状态 的
这 接口 配置, ic, 应当 不 是
changed 在 运作.
至 选择 这 firmware hub (fwh) 接口 这
接口 配置 管脚 应当 是 left 至 float 或者
驱动 低, v
IL
; 至 选择 这 地址/地址
多路复用 (一个/一个 mux) 接口 这 管脚 应当 是
驱动 高, v
IH
. 一个 内部的 拉-向下 电阻 是
包含 和 一个 值 的 r
IL
; 那里 将 是 一个 泄漏
电流 的 i
LI2
通过 各自 管脚 当 牵引的 至 v
IH
;
看表格 18.
接口 重置 (rp
).
这 接口 重置 (rp)
输入 是 使用 至 重置 这 记忆. 当 接口
重置 (rp
) 是 设置 低, v
IL
, 这 记忆 是 在 重置
模式: 这 输出 是 放 至 高 阻抗 和
这 电流 消耗量 是 使减少到最低限度. 当 rp
是
设置 高, v
IH
, 这 记忆 是 在 正常的 运作.
之后 exiting 重置 模式, 这 记忆 enters
读 模式.
cpu 重置 (init
).
这 cpu 重置, init, 管脚 是
使用 至 重置 这 记忆 当 这 cpu 是 重置.
它 behaves 相（恒）等 至 接口 重置, rp
, 和
这 内部的 重置 线条 是 这 logical 或者 (电的
和) 的 rp
和 init.
时钟 (clk).
这 时钟, clk, 输入 是 使用 至
时钟 这 信号 在 和 输出 的 这 输入/输出
交流 管脚, fwh0-fwh3. 这 时钟
遵从 至 这 pci 规格.
顶 块 锁 (tbl
).
这 顶 块 锁 在-
放 是 使用 至 阻止 这 顶 块 (块 7) 从
正在 changed. 当 顶 块 锁, tbl
, 是 设置
低, v
IL
, 程序 和 擦掉 行动 在 这
顶 块 有 非 效应, regardless 的 这 状态
的 这 锁 寄存器. 当 顶 块 锁, tbl
,
是 设置 高, v
IH
, 这 保护 的 这 块 是 de-
termined 用 这 锁 寄存器. 这 状态 的 顶
块 锁, tbl
, 做 不 影响 这 保护 的
这 主要的 blocks (blocks 0 至 6).
顶 块 锁, tbl
, 必须 是 设置 较早的 至 一个 pro-
gram 或者 擦掉 运作 是 initiated 和 必须 不
是 changed 直到 这 运作 完成 或者 un-
predictable 结果 将 出现. 小心 应当 是 tak-
en 至 避免 unpredictable 行为 用 changing
TBL
在 程序 或者 擦掉 suspend.
写 保护 (wp
).
这 写 保护 输入 是
使用 至 阻止 这 主要的 blocks (blocks 0 至 6)
从 正在 changed. 当 写 保护, wp
, 是
设置 低, v
IL
, 程序 和 擦掉 行动 在 这
主要的 blocks 有 非 效应, regardless 的 这 状态
的 这 锁 寄存器. 当 写 保护, wp
, 是
设置 高, v
IH
, 这 保护 的 这 块 deter-
mined 用 这 锁 寄存器. 这 状态 的 写
保护, wp
, 做 不 影响 这 保护 的 这
顶 块 (块 7).
写 保护, wp
, 必须 是 设置 较早的 至 一个 程序
或者 擦掉 运作 是 initiated 和 必须 不 是
changed 直到 这 运作 完成 或者 unpre-
: 点此下载
