5/37
M50LPW041
至 选择 这 低 管脚 计数 (lpc) 接口 这
接口 配置 管脚 应当 是 left 至 float 或者
驱动 低, v
IL
; 至 选择 这 地址/地址
多路复用 (一个/一个 mux) 接口 这 管脚 应当 是
驱动 高, v
IH
. 一个 内部的 拉-向下 电阻 是
包含 和 一个 值 的 r
IL
; 那里 将 是 一个 泄漏
电流 的 i
LI2
通过 各自 管脚 当 牵引的 至 v
IH
;
看 表格 21.
接口 重置 (rp
).
这 接口 重置 (rp)
输入 是 使用 至 重置 这 记忆. 当 接口
重置 (rp
) 是 设置 低, v
IL
, 这 记忆 是 在 重置
模式: 这 输出 是 放 至 高 阻抗 和
这 电流 消耗量 是 使减少到最低限度. 当 rp
是
设置 高, v
IH
, 这 记忆 是 在 正常的 运作.
之后 exiting 重置 模式, 这 记忆 enters
读 模式.
cpu 重置 (init
).
这 cpu 重置, init, 管脚 是
使用 至 重置 这 记忆 当 这 cpu 是 重置.
它 behaves 相（恒）等 至 接口 重置, rp
, 和
这 内部的 重置 线条 是 这 logical 或者 (电的
和) 的 rp
和 init.
时钟 (clk).
这 时钟, clk, 输入 是 使用 至
时钟 这 信号 在 和 输出 的 这 输入/输出
交流 管脚, lad0-lad3. 这 时钟
遵从 至 这 pci 规格.
顶 块 锁 (tbl
).
这 顶 块 锁
输入 是 使用 至 阻止 这 顶 块 (块 7)
从 正在 changed. 当 顶 块 锁, tbl
,
是 设置 低, v
IL
, 程序 和 块 擦掉
行动 在 这 顶 块 有 非 效应,
regardless 的 这 状态 的 这 锁 寄存器. 当
顶 块 锁, tbl
, 是 设置 高, v
IH
, 这
保护 的 这 块 是 决定 用 这 锁
寄存器. 这 状态 的 顶 块 锁, tbl
, 做
不 影响 这 保护 的 这 主要的 blocks (blocks
0 至 6).
顶 块 锁, tbl
, 必须 是 设置 较早的 至 一个 pro-
gram 或者 块 擦掉 运作 是 initiated 和
必须 不 是 changed 直到 这 运作 完成
或者 unpredictable 结果 将 出现. 小心 应当
是 带去 至 避免 unpredictable 行为 用
changing tbl
在 程序 或者 擦掉 suspend.
写 保护 (wp
).
这 写 保护 输入 是
使用 至 阻止 这 主要的 blocks (blocks 0 至 6)
从 正在 changed. 当 写 保护, wp
, 是
设置 低, v
IL
, 程序 和 块 擦掉 行动
在 这 主要的 blocks 有 非 效应, regardless 的
这 状态 的 这 锁 寄存器. 当 写 保护,
WP
, 是 设置 高, v
IH
, 这 保护 的 这 块 是
决定 用 这 锁 寄存器. 这 状态 的
写 保护, wp
, 做 不 影响 这 保护 的
这 顶 块 (块 7).
写 保护, wp
, 必须 是 设置 较早的 至 一个 程序
或者 块 擦掉 运作 是 initiated 和 必须 不
是 changed 直到 这 运作 完成 或者 un-
predictable 结果 将 出现. 小心 应当 是 tak-
en 至 避免 unpredictable 行为 用 changing
WP
在 程序 或者 擦掉 suspend.
保留 为 future 使用 (rfu).
这些 管脚 做
不 有 assigned 功能 在 这个 修订 的 这
部分. 它们 将 是 left disconnected 或者 驱动 低,
V
IL
, 或者 高, v
IH
.
地址/地址 多路复用 (一个/一个 mux)
信号 描述
为 这 地址/地址 多路复用 (一个/一个 mux)
接口 看 图示 2, 逻辑 图解, 和 表格
4, 信号 names.
地址 输入 (a0-a10).
这 地址 输入
是 使用 至 设置 这 行 地址 位 (a0-a10) 和
这 column 地址 位 (a11-a18). 它们 是
latched 在 任何 总线 运作 用 这 行/col-
umn 地址 选择 输入, rc
.
数据 输入/输出 (dq0-dq7).
这 数据 在-
puts/输出 支撑 这 数据 那 是 写 至 或者 读
从 这 记忆. 它们 输出 这 数据 贮存 在
这 选择 地址 在 一个 总线 读 opera-
tion. 在 总线 写 行动 它们 代表
这 commands sent 至 这 command 接口 的
这 内部的 状态 机器. 这 数据 输入/输出-
puts, dq0-dq7, 是 latched 在 一个 总线 写
运作.
输出 使能 (g
).
这 输出 使能, g, con-
trols 这 总线 读 运作 的 这 记忆.
写 使能 (w
).
这 写 使能, w, 控制
这 总线 写 运作 的 这 记忆’s com-
mand 接口.
行/column 地址 选择 (rc
).
这 行/
column 地址 选择 输入 选择 whether 这
地址 输入 应当 是 latched 在 这 行
地址 位 (a0-a10) 或者 这 column 地址 位
(a11-a18). 这 行 地址 位 是 latched 在
这 下落 边缘 的 rc
whereas 这 column
地址 位 是 latched 在 这 rising 边缘.
准备好/busy 输出 (rb
).
这 准备好/busy 管脚
给 这 状态 的 这 记忆’s 程序/擦掉
控制. 当 准备好/busy 是 低, v
OL
, 这
记忆 是 busy 和 一个 程序 或者 擦掉 运作
和 它 将 不 接受 任何 额外的 程序 或者
擦掉 command 除了 这 程序/擦掉
suspend command. 当 准备好/busy 是 高,
V
OH
, 这 记忆 是 准备好 为 任何 读, 程序
或者 擦掉 运作.
表格 3. 系统 记忆 编排
a31:24
A23
排列 寄存器
至p
FFh 1 0
Bottom
00h 0 1
: 点此下载
