AMD
6 am7968/am7969
管脚 描述
am7968 taxichip 传输者
ACK
输入-strobe acknowledge (ttl 输出)
ack 高 signifies 那 这 am7968 是 准备好 至 接受
新 数据 和 command. 这 定时 的 ack’s 回馈
至 strb 取决于 在 这 情况 的 这 输入 获得 (在
给 clk 循环).
如果 这 输入 获得 是 empty, 数据 是 立即 贮存
和 ack
closely 跟随 strb. 如果 这 输入 获得 con-
tains 先前 贮存 数据 当 strb 是 asserted,
ack 是 delayed 直到 这 next 下落 边缘 的 clk. 便条
那 为 ack 至 上升 strb 必须 维持 高 为 两个都
的 这 在之上 情况.
CI0
– ci1
并行的 command 在 (ttl 输入)
这些 二 输入 接受 并行的 command 信息
从 这 host 系统. 如果 一个 或者 更多 command 位 是
逻辑 “1”, 这 command 位 模式 是 latched, encoded,
和 transmitted 在 放置 的 任何 模式 在 这
数据 输入.
CLK
时钟 (ttl i/o)
clk 是 一个 i/o 管脚 那 供应 这 字节-比率 时钟 谈及-
ence 至 驱动 所有 内部的 逻辑. 当 tls 是 连接 至
地面 (local 模式), clk 是 使能 作 一个 自由-运动
(字节-比率) 时钟 输出 这个 runs 在 这 结晶 oscil-
lator 频率; 这个 输出 能 是 使用 至 驱动 这 x1
输入 的 taxichip 接受者 或者 其它 系统 逻辑. 在
测试 模式 clk 变为 一个 输入
.
在 测试 模式 1 clk
是 一个 字节 比率 输入 和 在 测试 模式 2 它 是 一个 位
比率 输入.
di0 – di7
并行的 数据 在 (ttl 输入)
这些 第八 输入 接受 并行的 数据 从 这 host
系统, 至 是 latched, encoded 和 transmitted.
di8/ci3
并行的 数据 (8) 在 或者 command (3) 在 (ttl 输入)
DI
8
/ci
3
输入 是 也 数据 或者 command, 取决于
在之上 这 状态 的 dms
.
di9/ci2
并行的 数据 (9) 在 或者 command (2) 在 (ttl 输入)
DI
9
/ci
2
输入 是 也 数据 或者 command, 取决于
在之上 这 状态 的 dms
.
DMS
数据 模式 选择 (输入)
数据 模式 选择 输入 确定 这 数据 模式
宽度. 当 它 是 连线的 至 地, 这 am7968 传输者
将 假设 数据 至 是 第八 位 宽, 和 四 位 的
command. 当 它 是 连线的 至 v
CC
, 这 am7968
传输者 将 假设 数据 至 是 nine 位 宽, 和
三 位 的 command. 如果 dms 是 left floating (或者 termi-
nated 至 1/2 v
CC
), 这 am7968 将 假设 数据 至 是
ten 位 宽, 和 二 位 的 command.
gnd1, gnd2
地面 管脚
GND1
是 一个 ttl i/o 地面 和 gnd2 是 一个 内部的
逻辑 和 相似物 地面.
重置
pll 重置 (输入)
这个 管脚 是 正常情况下 left 打开, 但是 能 是 短促地
grounded 至 强迫 这 内部的 pll 至 reactivate 锁.
这个 准许 为 纠正 在 这 unlikely occurrence 的
pll lockup 在 应用 的 电源.
重置
有 一个 内部的 拉-向上 电阻 这个 导致 它
至 float 高 当 left unconnected (50 k ohm 名义上的).
如果 这个 板 是 驱动 用 一个 板 重置 信号, 一个 打开
流 (或者 打开 集电级) 样式 输出 应当 是 使用 至
insure 这 高 水平的 信号 是 在 v
CC
.
serout+, serout–
差别的 串行 数据 输出 (差别的 打开 发出-
ter ecl 输出)
这些 差别的 ecl 输出 发生 数据 在 ecl
电压 水平 关联 至 +5.0 v. 当 连接 至
appropriated 拉 向下 电阻器, 它们 是 有能力 的
驱动 50-
Ω
terminated 线条, 也 直接地 或者 通过
isolating 电容.
STRB
输入 strobe 信号 (ttl 输入)
一个 rising 边缘 在 这 strb
输入 导致 这 数据
(
di0 –
di9)
或者 这 command (ci0 – ci3)
输入 至 是 latched
在 这 am7968 传输者. 这 strb 信号 是 也不-
mally 带去 低 之后 ack
有 risen.
TLS
测试/local 选择 (输入)
tls 输入 确定 这 模式 的 运作. 当 tls
是 连线的 至 地, 这 am7968 传输者 假设 一个
local 模式 连接 至 这 媒介. 它 将 输出 nrzi
encoded 数据, 和 将 使能 它的 clk 输出 驱动器. 这
tls 管脚 应当 总是 是 grounded 在 正常的
运作.
当 tls 是 连线的 至 v
CC
(测试 模式 1),这 串行 数据
是 nrz, clk 变为 一个 输入, 和 ack 定时 是 modi-
fied. 这个 模式 是 仅有的 使用 为 自动 测试 配备-
ment (ate) 测试 在 全部 速.
当 这个 输入 是 left unconnected, 它 floats 至 一个 inter-
mediate 水平的 这个 puts 这 am7968 传输者 在
它的 测试 模式 2. 在 测试 模式 2, 这 内部的 时钟
: 点此下载
