AMD
9am7968/am7969
swings, 这个 是 关联 至 +5.0 v. 当
SERIN–
是 grounded, 这 am7969 是 放 在 测试 模式;
SERIN+
变为 一个 单独的-结束 ecl 输入, 这 pll 时钟 gen-
erator 是 绕过, 和
X1
确定 这 位 比率
(相当 比 这 字节 比率). 两个都 管脚 有 内部的 拉
向下 电阻器 这个 导致 unterminated 输入 至
停留 低.
V
CC1
, v
CC2
电源 供应
V
CC1
和
V
CC2
是 +5.0 volt 名义上的 电源 供应 管脚.
V
CC1
powers ttl i/o, 和
V
CC2
powers 内部的 逻辑
和 相似物 电路系统.
VLTN
violation (ttl 输出)
这 rising 边缘 的 这个 输出 indicates 那 一个 transmis-
sion 错误 有 被 发现. 它 改变 状态 在 这
一样 时间
DOi
或者
COi
改变 和 将 是 followed 用
也
DSTRB
或者
CSTRB
. 这个 管脚 变得 低 当 这
next 有效的 字节 是 解码.
x1, x2
结晶 振荡器 输入 (输入)
这些 二 结晶 输入 管脚 连接 至 一个 内部的 paral-
lel/模式 振荡器 这个 oscillates 在 这 基本的
频率 外部 结晶. 在 正常的 运作, 这
字节 比率 是 设置 用 这 结晶 频率. alternatively,
X1
能 是 驱动 用 一个 外部 频率 源. 在
多样的 taxi 系统, 这个 外部 源 可以 是 一个
taxi 传输者’s
CLK
输出 或者 一个 外部 ttl fre-
quency 源.
: 点此下载
