AMD
8 am7968/am7969
am7969 taxichip 接受者
CLK
时钟 (ttl 输出)
这个 是 一个 自由-运动 时钟 输出 这个 runs 在 这 字节
比率, 和 是 同步的 和 这 串行 输入. 它 falls 在
这 时间 那 这 解码器 获得 是 承载 从 这
shifter, 和 rises 在 mid-字节. 这
CLK
输出 的 这 re-
ceiver 是 不 合适的 作 一个 频率 源 为 另一
taxi 传输者 或者 接受者. 它 是 将 至 是 使用
用 这 host 系统 作 一个 时钟 同步的 和 这 re-
ceived 数据.
CNB
catch next 字节 输入 (ttl 输入)
如果 这个 输入 是 连接 至 这
CLK
输出, 这 接受者
将 是 在 这 local 模式, 和 各自 received 字节 将 是
captured, 解码 和 latched 至 这 输出.
如果 这
CNB
输入 是 高, 它 准许 这 am7969 接受者
至 俘获 这 第一 字节 之后 一个 同步. 这 am7969 re-
ceiver 将 wait 为 另一 同步 在之前 闭锁 这 数据
输出, 和 capturing 另一. 如果
CNB
是 toggled 低, 它 将
react 作 如果 它 had 解码 一个 同步 字节.
在 cascade 模式,
CNB
输入 是 典型地 连接 至
一个 upstream am7969’s
IGM
输出. 这 第一 am7969
接受者 在 线条 将 有 它的
CNB
输入 连接 至
V
CC
.
为 am7969-175 产品, 一个 反相器 是 必需的
在 clk 和 cnb 为 speeds 在之上 140 mhz. 看
图示 3 和 定时 规格 t47a, t47b, t48,
和 t49.
co0 – co1
并行的 command 输出 (ttl 输出)
这些 二 输出 反映 这 大多数 recent command
数据 received 用 这 am7969 接受者.
CSTRB
command 数据 strobe (ttl 输出)
这 rising 边缘 的 这个 输出 信号 这 存在 的
新 command 数据 在 这 co0 – co3 线条. command
位 是 有效的 just 在之前 这 rising 边缘 的
CSTRB
.
DMS
数据 模式 选择 (输入)
DMS
选择 这 数据 模式 宽度. 当 它 是 连线的 至
地, 这 am7969 接受者 将 假设 数据 至 是
第八 位 宽, 和 四 位 的 command. 当 它 是
连线的 至 v
CC
这 am7969 接受者 将 假设 数据 至
是 nine 位 宽, 和 三 位 的 command. 如果
DMS
是
left floating (或者 terminated 至 1/2 v
CC
), 这 am7969 re-
ceiver 将 假设 数据 至 是 ten 位 宽, 和 二 位
的 command
.
do0 – do7
并行的 数据 输出 (ttl 输出)
这些 第八 输出 反映 这 大多数 recent 数据 re-
ceived 用 这 am7969 接受者
.
do8/co3
并行的 数据 (8) 输出 或者 command (3) 输出
(ttl 输出)
do8/co3 输出 将 是 也 一个 数据 或者 command 位,
取决于 在之上 这 状态 的
DMS
.
do9/co2
并行的 数据 (9) 输出 或者 command (2) 输出
(ttl 输出)
do9/co2
输出 将 是 也 一个 数据 或者 command 位,
取决于 在之上 这 状态 的
DMS
.
DSTRB
输出 数据 strobe (ttl 输出)
这 rising 边缘 的 这个 输出 信号 这 存在 的
新 数据 在 这 do0 – do9
线条. 数据 是 有效的 just 是-
fore 这 rising 边缘 的
dstrb.
gnd1, gnd2
地面
GND1
是 一个 ttl i/o 地面,
GND2
是 一个 内部的 逻辑
和 相似物 地面.
IGM
i-got-mine (ttl 输出)
这个 管脚 信号 倾泻 am7969 接受者 那 它们的
upstream neighbor 有 captured 它的 assigned 数据 字节.
IGM
falls 在 这 mid-字节 当 这 第一 half 的 一个 同步
字节 是 发现 在 这 shifter. 它 rises 在 mid-字节 当 它
发现 一个 非-同步 模式. 在 local 模式 opera-
tion 这
IGM
信号 是 未阐明的.
重置
pll 重置 (输入)
这个 管脚 是 正常情况下 left 打开, 但是 能 是 短促地
grounded 至 强迫 这 内部的 pll 至 reactivate 锁.
这个 准许 为 纠正 在 这 unlikely occurance 的
pll lockup 在 应用 的 电源.
重置
有 一个 内部的 拉-向上 电阻 (50 k 名义上的)
这个 导致 它 至 float 高 当 left unconnected.
如果 这个 板 是 驱动 用 一个 板 重置 信号, 一个 打开
流 (或者 打开 集电级) 样式 输出 应当 是 使用 至
insure 这 高 水平的 信号 是 在 v
CC
.
serin+, serin–
差别的 串行 数据 在 (ecl 输入)
数据 是 shifted serially 在 这 shifter. 这
SERIN+
和
SERIN–
差别的 ecl 输入 接受 ecl 电压
: 点此下载
