p r e l i m i n 一个 r y
AMD
1
3
Am79C90
这 字节 scheme 是 选择, 这
BM
1 管脚 能 是 使用
为 performing 这 函数
BUSAKO
.
bcon 是 也 使用 至 程序 管脚 为 不同的 dma
模式. 在 一个 daisy chain dma scheme, 3 信号 是
使用 (
BUSRQ
,
HLDA
,
BUSAKO
). 在 系统 使用 一个
dma 控制 为 arbitration, 仅有的
支撑
和
HLDA
是
使用.
c-lance 在 总线 从动装置 模式
这 c-lance enters 这 总线 从动装置 模式 whenever
CS
变为 起作用的. 这个 模式 必须 是 entered whenever
writing 或者 读 这 四 状态 控制 寄存器
(csr0, csr1, csr2, 和 csr3) 和 这 寄存器 ad-
dress pointer (rap). rap 和 csr0 将 是 读 或者
写 至 在 anytime, 但是 这 c-lance 必须 是 stopped
(用 设置 这 停止 位 在 csr0) 为 csr1, csr2, 和
csr3 进入.
读 sequence (从动装置 模式)
在 这 beginning 的 一个 读 循环,
CS
, 读, 和
DAS
是 asserted. adr 必须 是 有效的 在 这个 时间. (如果 adr 是 一个
“1,” 这 内容 的 rap 是 放置 在 这 dal 线条.
否则 这 内容 的 这 csr 寄存器 addressed
用 rap 是 放置 在 这 dal 线条.) 之后 这 数据 在
这 dal 线条 变为 有效的, 这 c-lance asserts
准备好
,
CS
, 读,
DAS
, 和 adr 必须 仍然是 稳固的
全部地 这 循环. 谈及 至 图示 3.
写 sequence (从动装置 模式)
这个 循环 是 类似的 至 这 读 循环, 除了 那 在
这个 循环, 读 是 不 asserted (读 是 低). 这
dal 缓存区 是 tristated 这个 configures 这些 线条 作
输入. 这 assertion 的
准备好
用 c-lance indicates
至 这 记忆 设备 那 这 数据 在 这 dal 线条
有 被 贮存 用 c-lance 在 它的 适合的 csr
寄存器.
CS
, 读,
DAS
, adr 和 dal 15:00 必须 re-
主要的 稳固的 全部地 这 写 循环. 谈及 至
Figure4.
便条
: 设置 这 停止 位 在 这 c-lance 将 gener-
ate 一个 c-lance 重置, 这个 将 导致 所有 总线 控制
输出 信号 (包含
准备好
) 至 float. 至 保证
从动装置 写 定时 当 这 停止 位 是 正在 设置 在
csr0, 这 c-lance 将 获得 这 停止 位 和 将 wait
为 这 从动装置 循环 至 完全 在之前 resetting 它自己 和
floating 这 输出 信号.
c-lance 在 总线 主控 模式
所有 数据 transfers 从 这 c-lance 在 这 总线 主控
模式 是 安排时间 用 ale,
DAS
, 和
准备好
. 这 自动-
matic 调整 的 这 c-lance 循环 用 这
准备好
信号 准许 同步 和 能变的 循环 时间
记忆 预定的 也 至 记忆 refresh 或者 至 双 端口 交流-
cess. transfers 是 一个 最小 的 600 ns 在 长度 ex-
cept 为 这 第一 转移 的 一个 总线 mastership 时期 在
这个 这 最小 是 700 ns. transfers 能 是 在-
creased 在 100ns increments.
: 点此下载
