mc10e445 mc100e445
5 MOTOROLAeclinps 和 eclinps lite
dl140 — rev 4
产品 信息
这 mc10e/100e445 是 一个 整体的 1:4 串行 至 并行的
转换器. 这 碎片 是 设计 至 工作 和 这 e446 设备
至 提供 两个都 传递 和 接到 的 一个 高 速
串行 数据 path. 这 e445, 能 转变 向上 至 一个 2.0gb/s nrz
数据 stream 在 4-位 并行的 数据. 这 设备 也 提供
一个 分隔 用 四 时钟 输出 至 是 使用 至 同步 这
并行的 数据 和 这 rest 的 这 系统.
这 e445 特性 多路复用 双 串行 输入 至
提供 测试 循环 能力 当 使用 在 conjunction 和 这
e446. 图示 4 illustrates 这 循环 测试 architecture. 这
architecture 准许 为 这 电的 测试 的 这 link 没有
需要 真实的 传递 在 这 串行 数据 path
中等. 这 sina 串行 输入 的 这 e445 有 一个 extra
缓存区 延迟 和 因此 应当 是 使用 作 这 循环 后面的 串行
输入.
SINB
SINB
SINA
SINA
SOUT
SOUT
并行的
数据
并行的
数据
至 串行
中等
从
串行
中等
图示 4. loopback 测试 architecture
这 e445 特性 一个 差别的 串行 输出 和 一个 分隔
用 8 时钟 输出 至 facilitate 这 cascading 的 二 设备 至
build 一个 1:8 demultiplexer. 图示 5 illustrates 这 architecture
为 一个 1:8 demultiplexer 使用 二 e445’s; 这 定时 图解
为 这个 配置 能 是 建立 在 这 下列的 页.
注意 这 串行 输出 (sout) 的 这 更小的 顺序 转换器
喂养 这 串行 输入 的 这 这 高等级的 顺序 设备. 这个 喂养
通过 的 这 串行 输入 bounds 这 upper 终止 的 这
频率 的 运作. 这 时钟 至 串行 输出
传播 延迟 加 这 建制 时间 的 这 串行 输入 管脚
必须 合适 在 一个 单独的 时钟 时期 为 这 cascade architecture
至 函数 合适的. 使用 这 worst 情况 值 为 这些
二 参数 从 这 数据 薄板, tpd clk 至 sout =
1150ps 和 ts 为 sin = –100ps, 产量 一个 最小 时期 的
1050ps 或者 一个 时钟 频率 的 950mhz.
这 时钟 频率 是 significantly 更小的 比 那 的 一个
单独的 转换器, 至 增加 这个 频率 一些 games 能
是 played 和 这 时钟 输入 的 这 高等级的 顺序 e445. 用
delaying 这 时钟 feeding 这 第二 e445 相关的 至 这
时钟 的 这 第一 e445 这 频率 的 运作 能 是
增加. 这 延迟 在 这 二 clocks 能 是
增加 直到 这 最小 延迟 的 时钟 至 串行 输出 将
可能地 导致 一个 串行 位 至 是 swallowed (图示 6).
Q3
Q7
Q2
Q6
Q1
Q5
Q0
Q4
SIN
SIN
SOUT
SOUT
E445a
Q3
Q3
Q2
Q2
Q1
Q1
Q0
Q0
SIN
SIN
E445b
时钟
时钟
串行
输入
数据
并行的 输出 数据
800ps
1150ps
100ps
时钟
T
pd
CLK
至 sout
图示 5. 倾泻 1:8 转换器 architecture
和 一个 最小 延迟 的 800ps 在 这个 输出 这 时钟 为
这 更小的 顺序 e445 不能 是 delayed 更多 比 800ps
相关的 至 这 时钟 的 这 第一 e445 没有 可能地
missing 一个 位 的 信息. 因为 这 建制 时间 在 这
串行 输入 管脚 是 负的 coincident excursions 在 这 数据
和 时钟 输入 的 这 e445 将 结果 在 准确无误的 运作.
图示 6. cascade 频率 限制
800ps
1150ps
时钟 b
T
pd
CLK
至 sout
时钟 一个
: 点此下载
