mc10ep195, mc100ep195
http://onsemi.com
3
表格 1. 管脚 描述
管脚 名字 i/o default 状态 描述
23, 25, 26, 27,
29, 30, 31, 32,
1, 2
d[0:9] lvcmos, lvttl,
ecl 输入
低 single−ended 并行的 数据 输入 [0:9]. 内部的 75 k
至 v
EE
.
(便条 1)
3 D[10] lvcmos, lvttl,
ecl 输入
低 single−ended cascade/cascade 控制 输入. 内部的 75 k
至 v
EE
. (便条 1)
4 在 ecl 输入 低 noninverted 差别的 输入. 内部的 75 k
至 v
EE
.
5 在 ecl 输入 高 inverted 差别的 输入. 内部的 75 k
至 v
EE
和 36.5 k
至
V
CC
.
6 V
BB
− − ecl 涉及 电压 输出
7 V
EF
− − 涉及 电压 为 ecl 模式 连接
8 V
CF
− − lvcmos, ecl, 或者 lvttl 输入 模式 选择
9, 24, 28 V
EE
− − 负的 供应 电压. 所有 v
EE
管脚 必须 是 externally
连接 至 电源 供应 至 保证 恰当的 运作.
(便条 2)
13, 18, 19, 22 V
CC
− − 积极的 供应 电压. 所有 v
CC
管脚 必须 是 externally
连接 至 电源 供应 至 保证 恰当的 运作.
(便条 2)
10 LEN ecl 输入 低 single−ended d 管脚 加载 / 支撑 输入. 内部的 75 k
至 v
EE
.
11 SETMIN ecl 输入 低 single−ended 最小 延迟 设置 逻辑 输入. 内部的 75 k
至
V
EE
. (便条 1)
12 SETMAX ecl 输入 低 single−ended 最大 延迟 设置 逻辑 输入. 内部的 75 k
至
V
EE
. (便条 1)
14 CASCADE ecl 输出 − inverted 差别的 cascade 输出 为 d[10]. 典型地 terminated
和 50
至 v
TT
= v
CC
− 2 v.
15 CASCADE ecl 输出 − noninverted 差别的 cascade 输出. 为 d[10] 典型地
terminated 和 50
至 v
TT
= v
CC
− 2 v.
16 EN ecl 输入 低 single−ended 输出 使能 管脚. 内部的 75 k
至 v
EE
.
17 NC − − 非 连接. 这 nc 管脚 是 用电气 连接 至 这 消逝 和
”must be” left 打开
21 Q ecl 输出 − noninverted 差别的 输出. 典型地 terminated 和 50
至
V
TT
= v
CC
− 2 v.
20 Q ecl 输出 − inverted 差别的 输出. 典型地 terminated 和 50
至
V
TT
= v
CC
− 2 v.
1. setmin 将 override setmax 如果 两个都 是 高. setmax 和 setmin 将 override 所有 d[0:10] 输入.
2. 所有 v
CC
和 v
EE
管脚 必须 是 externally 连接 至 电源 供应 至 保证 恰当的 运作.
: 点此下载
