pedlmk70-02
oki 半导体
mk70110/mk70120
7/16
连接器 管脚 描述
管脚 标识 类型 描述 如果 不 使用
5, 6, 7 V
DD
— 电源 供应 管脚
*1
—
15, 16 地 — 地面 管脚 —
1 uart_rts O uart 准备好 至 send (传递 数据 准备好)
*2
拉_向上 或者 v
DD
19 uart_cts I uart clear 至 send (传递 准备好)
*2
拉_向下 或者 地
2 uart_td O uart 传递 数据 拉_向上 或者 v
DD
20 uart_rd I uart receive 数据 拉_向上 或者 v
DD
12 usb_d+ i/o usb 数据 + 打开
9 usb_d– i/o usb 数据 – 打开
13 vbus i
hci 运输 选择 管脚
h: usb 是 使用 作 hci
l: uart 是 使用 作 hci
adhering 至 这 在之上 逻辑 在 电源-在
—
4 pcm_输出 O pcm 数据 输出 打开
17 pcm_在 I pcm 数据 输入
*5
打开
3 pcm_clk O pcm 时钟 输出 (64 khz/128 khz)
*5
打开
18 pcm_同步 O pcm 同步的 信号 输入 (8 khz)
*5
打开
8 重置
*6
I
重置 信号 输入 管脚 重置 = l
有效的 重置 脉冲波 宽度 > 10 µsec
拉_向上
14 XCLK I subclock 输入 管脚 32 khz
*3
地
11 TEST1 I 测试 管脚 为 我们的 公司's 使用
*4
打开
10 n.c — n.c. 打开
*1 挂载 一个 大概 10
µ
f tantalum 或者 electrolytic 电容至 这 电源 供应 输入 管脚.
这 电容 应当 是 挂载 作 关闭 至 the 电源 供应 管脚 的 这 单元 作 可能.
*2 在 呈现, 这个 管脚 是 不supported. 必须 是 left 打开.
*3 在 呈现, 这个 管脚 做 不 支持 一个32 khz sub-时钟. 连接 至 地.
*4 测试 管脚 为 我们的 公司’s 使用. 必须 是 left 打开.
*5 这 pcm_在, clk, 和 同步 pins 是 牵引的-向下 内部.
*6 设置 这 重置 信号 输入 管脚 重置 至 一个 “l” level 能 重置 这 lsi. 这 重置 状态 的 这 lsi 是
使保持 为 一个 持续时间 的 10 msec 甚至 之后 这重置 信号 是 切换 至 一个 “h” 水平的.
: 点此下载
