ML2036
8
函数的 描述
(持续)
这 结晶 必须 有 这 下列的 特性:
1. 并行的 resonant 类型
2. 频率: 3mhz 至 12.4mhz
3. 最大 相等的 序列 阻抗 的 15
在 一个
驱动 水平 的 1µw 至 200µw, 和 30
在 驱动 水平
的 10nw 至 1µw
4. 典型 加载 电容: 18pf
5. 最大 情况 电容: 7pf
这 频率 的 振动 将 是 一个 函数 的 这
结晶 参数 和 pc 板 电容. crystals 那
满足 这些 (所需的)东西 在 12.352000mhz 是 m-tron
3709-010 12.352 为 0ºc 至 70ºc 和 3709-020 12.352
为 -40ºc 至 85ºc 运作.
这 ml2036 有 二 时钟 输出 那 能 是 使用 至
驱动 其它 外部 设备. 这 clk 输出 1 输出 是 一个
缓冲 输出 从 这 振荡器 分隔 用 2. 这
clk 输出 2 输出 是 一个 缓冲 输出 从 这 振荡器
分隔 用 8.
串行 数字的 接口
这 数字的 接口 组成 的 一个 变换 寄存器 和 数据
获得. 这 串行 16-位 数据 文字 在 sid 是 clocked 在 一个
16-位 变换 寄存器 在 rising edges 的 这 串行 变换 时钟,
sck. 这 lsb 应当 是 shifted 在 第一 和 这 msb last 作
显示 在 图示 4. 这 数据 那 有 被 shifted 在 这
变换 寄存器 是 承载 在 一个 16-位 数据 获得 在 这 下落
边缘 的 lati. 至 insure 那 真实 数据 是 承载 在 这
数据 获得 从 这 变换 寄存器, lati 下落 边缘 应当
出现 当 sck 是 低, 作 显示 在 图示 1. lati 应当
是 低 当 shifting 数据 在 这 变换 寄存器 至 避免
无意地 进去 这 电源 向下 模式. 便条 那 所有
数据 是 entered 和 latched 在 这 edges, 不 水平, 的
sck 和 lati.
inhibit 和 电源向下 模式
这 ml2036 有 一个 inhibit 模式 和 一个 电源 向下
模式 这个 是 控制 用 这 三-水平的 p
DN
–INH
输入 作 描述 在 表格 1. 如果 一个 逻辑 "1", (v
I3
) 是 应用
至 这 p
DN
–inh 管脚, 这 电源 向下 模式 是 entered 用
进去 所有 zeros 在 这 变换 寄存器 和 应用 一个 逻辑
"1" 至 lati 和 支持 它 高. 一个 零 数据 发现 电路
发现 当 所有 位 在 这 变换 寄存器 是 zeros. 在 这个
状态, 这 电源 消耗量 是 减少 至 11.5mw 最大值,
和 v
输出
变得 至 0v 作 显示 在 图示 6 和 呈现 作
10k
至 agnd. clk 在 能 是 left 起作用的 或者 移除
在 电源 向下 模式. 也, 这 ml2036 能 是
放置 在 这 电源 向下 模式 用 应用 一个 逻辑 “0”
至 这 p
DN
–inh 管脚, regardless 的 这 内容 的 这 变换
寄存器 和 这 状态 的 lati.
如果 v
SS
至 v
SS
+ 0.5v (v
I2
) 是 应用 至 这 p
DN
–inh 管脚,
这 inhibit 模式 是 entered 用 shifting 所有 zeros 在 这
变换 寄存器 和 应用 一个 逻辑 “1” 至 这 lati 管脚.
once 这 inhibit 模式 是 entered v
输出
将 完全 这
last half 循环 的 这 sinewave 和 然后 是 使保持 在
大概 v
OS
, 此类 那 非 电压 步伐 occurs, 作
显示 在 图示 6.
电源 供应
这 相似物 电路 在 ml2036 是 powered 从 v
CC
至
V
SS
和 是 关联 至 agnd. 这 数字的 电路 在 这
设备 是 powered 从 v
CC
至 dgnd. 它 是
推荐 那 agnd 和 dgnd 是 连接
一起 关闭 至 这 设备, 和 有 一个 好的 连接
后面的 至 这 电源 源.
它 是 推荐 那 这 电源 供应 至 这 设备
应当 是 绕过 用 放置 解耦 电容 从
V
CC
至 agnd 和 v
SS
至 agnd 作 physically 关闭 至 这
设备 作 可能.
: 点此下载
