mt8880c/mt8880c-1
ISO
2
-cmos
4-34
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
20 24 28
1 1 1 IN+ 非-反相的 运算-放大 输入.
2 2 2 在- 反相的 运算-放大 输入.
334 GS
增益 选择
. 给 进入 至 输出 的 front 终止差别的 放大器 为连接 的
反馈 电阻.
446V
Ref
涉及 电压
输出, nominally v
DD
/2 是 使用 至 偏差 输入 在 mid-栏杆 (看 图. 13).
557V
SS
地面 输入 (0v).
6 6 8 OSC1 dtmf 时钟/振荡器 输入.
7 7 9 OSC2 时钟 输出. 一个 3.579545 mhz 结晶 连接 在 osc1 和 osc2 完成 这
内部的 振荡器 电路. leave 打开 电路 当 osc1 是 时钟 输入.
81012TONE
至ne
输出 (dtmf 或者 单独的 声调).
91113r/w
读/写
输入. 控制 这 方向 的 数据 转移 至 和 从 这 mpu 和 这
transceiver 寄存器. ttl 兼容.
10 12 14 CS
碎片 选择
, ttl 输入 (cs=0 至 选择 这 碎片).
11 13 15 RS0
寄存器 选择
输入. 看 寄存器 decode 表格. ttl 兼容.
12 14 17
Φ
2
系统 时钟
输入. ttl 兼容.
n.b.
Φ
2 时钟 输入 需要 不 是 起作用的 当 这
设备 是 不 正在 accessed.
13 15 18 IRQ
/
CP
中断 要求 至 mpu
(打开 流 输出). 也, 当 call progress (cp) 模式 有
被 选择 和 中断 使能 这 irq/cp 管脚 将 输出 一个 rectangular 波 信号
代表 的 这 输入 信号 应用 在 这 输入 运算-放大. 这 输入 信号 必须 是 在里面
这 带宽 限制 的 这 call progress 过滤. 看 图示 8.
14-
17
18-
21
19-
22
d0-d3 微处理器 数据 总线 (ttl compatible). 高 阻抗 当 cs
= 1 或者
Φ
2 是 低.
18 22 26 ESt
early steering
输出. presents 一个 逻辑 高 once 这 数字的 algorithm 有 发现 一个 有效的
声调 一双 (信号 情况). 任何 momentary 丧失 的 信号 情况 将 导致 est 至 返回 至
一个 逻辑 低.
19 23 27 st/gt
steering 输入/守卫 时间
输出 (双向的). 一个 电压 更好 比 v
TSt
发现 在 st
导致 这 设备 至 寄存器 这 发现 声调 一双 和 更新 这 输出 获得. 一个 电压
较少 比 v
TSt
frees 这 设备 至 接受 一个 新 声调 一双. 这 gt 输出 acts 至 重置 这
外部 steering 时间-常量; 它的 状态 是 一个 函数 的 est 和 这 电压 在 st.
20 24 28 V
DD
积极的 电源 供应 输入 (+5v 典型).
8,9
16,
17
3,5,
10,
11,
16,
23-
25
NC 非 连接.
1
2
3
4
5
6
7
8
9
10
11
12
20
19
18
17
16
15
14
13
IN+
在-
GS
VRef
VSS
OSC1
OSC2
声调
r/w
CS
VDD
st/gt
ESt
D3
D2
D1
D0
IRQ
/cp
Φ
2
RS0
20 管脚 cerdip/塑料 插件/soic
28 管脚 plcc
4
5
6
7
8
9
10
11
25
24
23
22
21
20
19
•
G
S
NC
VRef
VSS
OSC1
OSC2
NC
NC
Φ
2
3
2
1
2
8
2
7
2
6
1
2
1
3
1
4
1
5
1
6
1
7
1
8
N
C
I
N
-
I
N
+
V
D
D
S
t
/
G
T
E
S
T
T
O
N
E
R
/
W
C
S
R
S
0
N
C
I
R
Q
/
C
P
NC
NC
NC
D3
D2
D1
D0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
24
23
22
21
20
19
18
17
IN+
在-
GS
VRef
VSS
OSC1
OSC2
NC
声调
r/w
CS
VDD
st/gt
ESt
D3
D2
D1
D0
NC
NC
NC
IRQ
/cp
Φ
2
RS0
24 管脚 ssop
: 点此下载
