mt8889c/mt8889c-1
4-114
这 fourier 组件 的 这 声调 输出
correspond 至 v
2f
.... v
nf
作 量过的 在 这 输出
波形. 这 总的 调和的 扭曲量 为 一个
双
声调
能 是 计算 使用 等式 2. v
L
和 v
H
correspond 至 这 低 组 振幅 和 高
组 振幅, 各自 和 v
2
IMD
是 这 总
的 所有 这 交调 组件. 这 内部的
切换-电容 过滤 下列的 这 d/一个 转换器
keeps 扭曲量 产品 向下 至 一个 非常 低 水平的 作
显示 在 图示 10.
等式 2. thd (%) 为 一个 双 声调
dtmf 时钟 电路
这 内部的 时钟 电路 是 completed 和 这
增加 的 一个 标准 television colour burst
结晶. 这 结晶 规格 是 作 跟随:
频率: 3.579545 mhz
频率 容忍:
±
0.1%
resonance 模式: 并行的
加载 电容: 18pF
最大 序列 阻抗:150 ohms
最大 驱动 水平的: 2mW
e.g. cts knights mp036s
toyocom tqc-203-一个-9s
一个 号码 的 mt8889c/mt8889c-1 设备 能 是
连接 作 显示 在 图示 11 此类 那 仅有的 一个
结晶 是 必需的. alternatively, 这 osc1 输入 在
所有 设备 能 是 驱动 从 一个 ttl 缓存区 和 这
osc2 输出 left unconnected.
图示 11 - 一般 结晶 连接
微处理器 接口
这 mt8889c/mt8889c-1 设计 包含 一个
adaptive 接口, 这个 准许 它 至 是 连接 至
V
2
L
+ v
2
H
V
2
2L
+ v
2
3L
+ .... v
2
nL
+ v
2
2H
+
V
2
3H
+ .. v
2
nH
+ v
2
IMD
thd (%) = 100
mt8889c/
OSC1 OSC2
mt8889c/
OSC1 OSC2
mt8889c/
OSC1 OSC2
3.579545 mhz
mt8889c-1 mt8889c-1 mt8889c-1
各种各样的 种类 的 微处理器. 关键 功能 的
这个 接口 包含 这 下列的:
• 持续的 activity 在 ds/rd
是 不 需要
至 更新 这 内部的 状态 寄存器.
• senses whether 输入 定时 是 那 的 一个 intel 或者
motorola 控制 用 monitoring 这
ds (rd
),
r/w
(wr) 和 cs输入.
• 发生 相等的 cs
信号 为 内部的
运作 为 所有 processors.
• differentiates 在 多路复用 和 非-
多路复用 微处理器 buses. 地址
和 数据 是 latched 在 accordingly.
• 兼容 和 motorola 和 intel processors.
图示 17 显示 这 定时 图解 为 motorola
微处理器 和 独立的 地址 和 数据
buses. members 的 这个 微处理器 家族
包含 2 mhz 版本 的 这 mc6800, mc6802 和
mc6809. 为 这 mc6809, 这 碎片 选择 (cs
) 输入
信号 是 formed 用 nanding 这 (e+q) clocks 和
地址 decode 输出. 为 这 mc6800 和
mc6802, cs
是 formed 用 nanding vma 和
地址 decode 输出. 在 这 下落 边缘 的 cs
,
这 内部的 逻辑 senses 这 状态 的 数据 strobe
(ds). 当 ds 是 低,
motorola 处理器 运作
是 选择.
图示 18 显示 这 定时 图解 为 这 motorola
mc68hc11 (1 mhz) 微控制器. 这 碎片 选择
(cs
) 输入 是 formed 用 nanding 地址 strobe
(作
) 和 地址 decode 输出. 又一次, 这
mt8889c/mt8889c-1 examines 这 状态 的 ds 在
这 下落 边缘 的 cs
至 决定 如果 这 微观的 有 一个
motorola 总线 (当 ds 是 低). additionally, 这
德州 器械 tms370cx5x 是 qualified 至 有
一个 motorola 接口. 图示 12(一个) summarizes
连接 的 这些 motorola processors 至 这
mt8889c/mt8889c-1 dtmf transceiver.
计算数量 19 和 20 是 这 定时 图解 为 这
intel 8031/8051 (12 mhz) 和 8085 (5 mhz) micro-
控制者 和 多路复用 地址 和 数据 buses.
这 mt8889c/mt8889c-1 latches 在 这 状态 的 rd
在 这 下落 边缘 的 cs. 当 rd是 高, intel
处理器 运作 是 选择. 用 nanding 这
地址 获得 使能 (ale) 输出 和 这 高-字节
地址 (p2) decode 输出, cs
能 是 发生.
图示 12(b) summarizes 这 连接 的 这些
intel processors 至 这 mt8889c/mt8889c-1
transceiver.
便条:
这 adaptive 微观的 接口 relies 在 高-
至-低 转变 在 cs
至 认识 这
微控制器 接口 和 这个 管脚 必须 不
是 tied
permanently 低.
: 点此下载
