MT8888C
数据 薄板
5
zarlink 半导体 公司
便条: 0= 逻辑 低, 1= 逻辑 高
下列的 这 过滤 部分 是 一个 解码器 employing digital counting 技巧 至 决定 这 发生率 的 这
新当选的 tones 和 至 核实 那 它们 correspond 至标准 dtmf 发生率. 一个 complex averaging algorithm
保护 相反 声调 simulation 用 extraneous 信号 such 作 voice 当 供应 容忍 至 小 频率
deviations 和 变化. 这个 averaging algorithm 有被 开发 至 确保 一个 最佳的 结合体 的
免除 至 表达-止 和 容忍 至 这 存在 的interfering 发生率 (第三 tones) 和 噪音. 当 这
探测器 recognizes 这 存在 的 二 有效的 tones (这个 是涉及 至 作 这 “signal condition” 在 一些 工业
规格) 这 “early steering” (est) 输出 将 go至 一个 起作用的 状态. 任何 subsequent 丧失 的 信号 情况
将 导致 est 至 假设 一个 inactive 状态.
4.0 steering 电路
在之前 registration 的 一个 解码 声调 一双, 这 接受者 checks 为 一个 有效的 信号 持续时间 (涉及 至 作 character
recognition 情况). 这个 审查 是 执行 用 一个 external rc 时间 常量 驱动 用 est. 一个 逻辑 高 在 est
导致 v
c
(看 图示 5) 至 上升 作 这 电容 discharges. provided 那 这 信号 情况 是 maintained (est
仍然是 高) 为 这 validation 时期 (t
GTP
), v
c
reaches 这 门槛 (v
TSt
) 的 这 steering logic 至 寄存器 这
声调 一双, 闭锁 它的 相应的 4-位 代号 (看 表格 1)在 这 receive 数据 寄存器. 在 这个 要点 这 gt
输出 是 使活动 和 驱动 v
c
至 v
DD
. gt 持续 至 驱动 高 作 长 作 est 仍然是 高. 最终, 之后 一个
短的 延迟 至 准许 这 输出 获得 至 settle, 这 delayed steering 输出 标记 变得 high, signalling 那 一个 received
声调 一双 有 被 注册. 这 状态的 这 delayed steering 标记 能 是监控 用 checking 这 适合的
位 在 这 状态 寄存器. 如果 中断 模式 有 被 选择, 这 irq
/cp 管脚 将 拉 低当 这 delayed steering
标记 是 起作用的.
这 内容 的 这 输出 获得 是 updated 在 一个 起作用的 delayed steering transition. 这个 数据 是 提交 至 这
四 位 双向的 数据 总线 当 这 receive 数据 register 是 读. 这 steering电路 工作 在 反转 至
validate 这 interdigit pause 在 信号. 因此, 作 好作 rejecting 信号 too 短的至 是 考虑 有效的, 这
F
低
F
高
数字 D
3
D
2
D
1
D
0
697 1209 1 0 0 0 1
697 1336 2 0 0 1 0
697 1477 3 0 0 1 1
770 1209 4 0 1 0 0
770 1336 5 0 1 0 1
770 1477 6 0 1 1 0
852 1209 7 0 1 1 1
852 1336 8 1 0 0 0
852 1477 9 1 0 0 1
941 1336 0 1 0 1 0
941 1209 * 1 0 1 1
941 1477 # 1 1 0 0
697 1633 一个 1 1 0 1
770 1633 B 1 1 1 0
852 1633 C 1 1 1 1
941 1633 D 0 0 0 0
表格 1 - 函数的 encode/decode 表格
: 点此下载
