进步 信息
mt9171/72
9-147
产品
典型 连接 图解 是 显示 在 计算数量
13 和 14 为 这 dn 模式 作 一个 主控 和
从动装置, 各自. l
输出
是 连接 至 这
连接 变压器 通过 一个 电阻 r2 和
电容 c2 和 c2’ 至 相一致 这 线条
典型的 阻抗. 建议的 值 的 r2,
c2 和 c2’ 为 80 和 160 kbit/s 运作 是
提供 在 计算数量 13 和 14. 超（电）压
保护 是 提供 用 r1, d1 和 d2. c1 是
呈现 至 合适的 偏差 这 received 线条 信号 为
这 l
在
输入. 一个 2:1 连接 变压器 是 使用 至
couple 至 这 线条 和 一个 secondary 中心 tap 为
optional phantom 电源 喂养. varistors 有 被
显示 为 surge 保护 相反 此类 things 作
lightning strikes.
如果 这 scramblers 电源 向上 和 所有 zeros 在 它们,
它们 是 不 有能力 的 randomizing 所有-zeros 数据
sequence. 这个 增加 这 correlation 在
这 transmit 和 receive 数据 这个 将 导致 丧失
的 convergence 在 这 echo canceller 和 高 位
错误 比率.
在 dn 模式 这 嵌入 的 这 同步 模式 将
提供 足够的 pseudo-随机的 activity 至 维持
convergence. 在 mod 模式 这 同步 模式 是 不
inserted. 为 这个 reason, 在 least 在 ”1” 必须 是 喂养
在 这 dnic 在 电源 向上 至 确保 那 这
scramblers 将 randomize 任何 subsequent 所有-zeros
sequence.
图示 13 - 典型 连接 图解 - mas/dn 模式, 160 kbit/s
图示 14 - 典型 连接 图解 - slv/dn 模式, 160 kbit/s
dv 端口 st-总线
cd 端口 st-总线
主控 clocks
模式 选择
线条
{
{
{
+5V
0.33
µ
F
0.33
µ
F
DSTi
DSTo
CDSTi
CDSTo
F0
C4
MS0
MS1
MS2
V
Ref
V
偏差
L
输出
L
在
OSC1
OSC2
F0o
NC
d.c. 结合,
频率 锁
10.24 mhz 时钟.
r2 = 390
Ω
r1 = 47
Ω
c2’ = 1.5 nf
c2 = 22 nf
+5V
d1 = d2 = mur405
D2
2 : 1
1.0
µ
F
线条 喂养
电压
为 80 kbit/s: c2’ = 3.3 nf
c1 = 0.33
µ
F
68 伏特
(典型值)
2.5 joules
0.02 watt
便条:
低 泄漏 二极管 (1 &放大; 2) 是 必需的 所以
那 这 直流 电压 在 l
在
≈
V
偏差
至 next dnic
mt9171/72
特性
dn 模式.
时钟 定时
谈及 至 交流 电的
dv 端口 st-总线
cd 端口 st-总线
主控 clocks
模式 选择
线条
+5V
0.33
µ
F
0.33
µ
F
DSTi
DSTo
CDSTi
CDSTo
F0
C4
MS0
MS1
MS2
V
Ref
V
偏差
L
输出
L
在
OSC1
OSC2
r2 = 390
Ω
r1 = 47
Ω
c2’ = 1.5 nf
c2 = 22 nf
+5V
d1 = d2 = mur405
D2
2:1
{
{
{
1.0
µ
F
为 80 kbit/s: c2’ = 3.3 nf
c1 = 0.33
µ
F
68 伏特
(典型值)
0.02 watt
便条:
低 泄漏 二极管 (1 &放大; 2) 是 必需的 所以
2.5 joules
那 这 直流 电压 在 l
在
≈
V
偏差
10.24 mhz XTAL
C3=33pF=C4
供应
mt9171/72
: 点此下载
