初步的 信息
MT9075B
3
管脚 描述
管脚 #
名字 描述
PLCC MQFP
1 66 OSC1 振荡器 输入.
这个 管脚 是 也 连接 通过 一个 20.000 mhz 结晶 至 osc2 在哪里 一个
结晶 是 使用, 或者 是 直接地 驱动 当 一个 20.000 mhz 振荡器 是 运用 (看
计算数量 6 和 7). cmos 输入 切换 水平的.
2 67 OSC2 振荡器 输出.
不 合适的 为 驱动 其它 设备.
368 V
SS
负的 电源 供应 (输入).
数字的 地面.
469 V
DD
积极的 电源 供应 (输入).
数字的 供应 (+5v
±
5%).
5 70 CSTo 控制 st-总线 输出.
csto carries 一个 的 这 下列的 二 串行 streams 为 cas
和 ccs 各自:
(i) 一个 2.048 mbit/s st-总线 状态 stream 这个 包含 这 30 receive signalling nibbles
(abcdzzzz 或者 zzzzabcd). 这 大多数 significant nibbles 的 各自 st-总线 时间 slot 是
有效的 和 这 least significant nibbles 的 各自 st-总线 时间 slot 是 tristated 当 控制
位 msn (页 01h, 地址 1ah, 位 1) 是 设置 至 1. 如果 msn=0, 这 位置 的 这 有效的
和 tristated nibbles 是 使反转.
(ii) 一个 64 kb/s 输出 当 这 64 khz 一般 频道 signalling 选项 是 选择
(页 01h, 地址 1ah, 位 0, 64kccs =1) 为 频道 16.
6 71 CSTi 控制 st-总线 输入.
csti carries 一个 的 这 下列的 二 串行 streams 为 cas 和
ccs 各自:
(i) 一个 2.048 mbit/s st-总线 控制 stream 这个 包含 这 30 transmit signalling
nibbles (abcdxxxx 或者 xxxxabcd) 当 页 01h, 地址 1ah, 位 3, rpsig=0.
当 rpsig=1 这个 管脚 有 非 函数. 这 大多数 significant nibbles 的 各自 st-总线
时间 slot 是 有效的 和 这 least significant nibbles 的 各自 st-总线 时间 slot 是 ignored
当 控制 位 msn (页 01h, 地址 1ah, 位 1) 是 设置 至 1. 如果 msn=0, 这 位置
的 这 有效的 和 ignored nibbles 是 使反转.
(ii) 一个 64 kb/s 输入 当 这 64 khz 一般 频道 signalling 选项 是 选择 (页
01h, 地址 1ah, 位 0, 64kccs =1) 为 频道 16.
7 72 DSTo 数据 st-总线 输出.
一个 2.048 mbit/s 串行 stream 这个 包含 这 30 pcm 或者
数据 途径 received 在 这 pcm 30 线条.
8 73 DSTi 数据 st-总线 输入.
一个 2.048 mbit/s 串行 stream 这个 包含 这 30 pcm 或者 数据
途径 至 是 transmitted 在 这 pcm 30 线条.
974ds/RD 数据/读 strobe (输入)
.
在 motorola 模式 (ds), 这个 输入 是 这 起作用的 低 数据 strobe 的 这 微处理器
接口.
在 intel 模式 (rd), 这个 输入 是 这 起作用的 低 读 strobe 的 这 微处理器
接口.
10 83 CS 碎片 选择 (输入)
. 这个 起作用的 低 输入 使能 这 非-多路复用 并行的
微处理器 接口 的 这 mt9075b. 当 cs 是 设置 至 高, 这 微处理器
接口 是 空闲 和 所有 总线 i/o 管脚 将 是 在 一个 高 阻抗 状态.
11 84 重置 重置 (输入).
这个 起作用的 低 输入 puts 这 mt9075b 在 一个 重置 情况. 重置
应当 是 设置 至 高 为 正常的 运作. 这 mt9075b 应当 是 重置 之后 电源-
向上. 这 重置 管脚 必须 是 使保持 低 为 一个 最小 的 1
µ
秒. 至 重置 这 设备
合适的.
12 85 IRQ 中断 要求 (输出).
一个 低 在 这个 输出 管脚 indicates 那 一个 中断 要求
是 提交. irq 是 一个 打开 流 输出 那 应当 是 连接 至 v
DD
通过 一个
拉-向上 电阻. 一个 起作用的 低 cs 信号 是 不 必需的 为 这个 管脚 至 函数.
13 -
16
86-
89
d0 - d3 数据 0 至 数据 3 (三-状态 i/o).
这些 信号 联合的 和 d4-d7 表格 这
双向的 数据 总线 的 这 微处理器 接口 (d0 是 这 least significant 位).
: 点此下载
