MT9080
CMOS
2-104
46-61 a0-a15 地址 总线.
这些 输入 有 三 不同的 功能. 输入 a0-a10 是 使用 至
地址 内部的 记忆 locations 在 读 或者 写 行动 在 所有 模式 除了 变换
寄存器 模式. 在 变换 寄存器 模式, 这 水平 latched 在 在 a0-a10 程序 这 延迟
通过 这 设备. 当 这 me 管脚 是 系 高, 这 数据 latched 在 在 a0-a15 是 clocked
输出 在 至 这 数据 总线 (d0o-d15o).
62 CD
改变 发现.
打开 流 输出 这个 是 牵引的 低 当 一个 改变 在 这 记忆
内容 从 一个 框架 至 这 next 是 发现 用 一个 cyclic 多余 审查 (crc).
改变 在 记忆 内容 结果 从 微处理器进入 做 不 导致 cd
至 go
低. 这 输出 是 重置 至 它的 正常的 高 阻抗 状态 当 这 ds
输入 是 strobed,
当 这 设备 有 被 选择 (cs
是 低).
63 V
DD
供应 电压. +5v .
64 V
SS
地面.
65-68 d0o-d3o 输出 数据 总线.
这些 三 状态 输出 是 部分 的 一个 16 位 数据 总线 这个 是 使用 至
时钟 输出 数据 从 这 设备. 数据 是 clocked 输出 和 这 rising 边缘 的 这 时钟. 看
计算数量 24 至 26 为 定时 信息. 这 总线 是 actively 驱动 当 ode 是 系 高. 它
是 无能 当 ode 是 系 低. tying cs
高 将 也 使不能运转 这 输出 数据 总线 在 所有
模式 除了 连接 记忆 和 变换 寄存器 模式.
69 V
SS
地面.
70-73 d4o-d7o 输出 数据 总线.
看 描述 为 管脚 65-68.
74 V
SS
地面.
75-78 d8o-d11o 输出 数据 总线.
看 描述 为 管脚 65-68.
79 V
SS
地面.
80-83 d12o-d15
o
输出 数据 总线.
看 描述 为 管脚 65-68.
84 V
DD
供应 电压. +5v .
管脚 描述
管脚 # 名字 描述
: 点此下载
