CMOS
MT9080
2-107
这个 模式 提供 最小 延迟 通过 这 smx
为 任何 切换 配置.
数据 记忆 模式-2
数据 记忆 模式-2 是 设计 为 使用 在
constructing 一个 1024 用 1024 频道 翻倍
缓冲 转变. 这个 模式 是 类似的 在 大多数
respects 至 数据 记忆 模式-1. 这 翻倍
buffering 是 达到 用 dividing 这 内部的 2048
记忆 在 二 equal blocks. 在 一个 单独的 框架,
数据 是 写 在 这 第一 块 和 读 从 这
第二. 在 这 next 框架, 这 数据 将 是 写
在 这 第二 和 读 从 这 第一 (看 图示
6). 框架 sequence integrity 的 这 数据 将 是
maintained 为 所有 切换 配置 如果 这
输出 框架 是 delayed 用 一个 频道 和 遵守
至 这 输入 框架. 在 这个 情况, 数据 clocked 在 这
设备 在 任何 的 这 途径 在 这 电流
框架 将 是 clocked 输出 在 这 next 框架. 不管怎样,
如果 这 输入 和 输出 frames 是 排整齐, 然后 数据
切换 从 任何 输入 频道 至 输出 途径
0 或者 1 将 是 clocked 输出 一个 框架 之后 这 next -
consequently 框架 sequence integrity 是 不
maintained 为 途径 0 或者 1. 框架 sequence
integrity 将 是 maintained 为 数据 切换 至 任何
的 这 其它 输出 途径. (看 smx/pac
应用 便条, msan-135, 为 更多 信息.)
它 是 可能 至 转变 在 数据 记忆
模式-1 和 模式-2 在 一个 每 timeslot 基准.
数据 记忆 模式-3
这个 模式 是 类似的 至 数据 记忆 模式-1.
不管怎样, 那里 是 非 restriction 在 这 最小
可接受的 时钟 频率 或者 框架 比率. 在 这个
模式, 这 大小 的 这 切换 矩阵变换 取决于 在
这 时钟 和 框架 比率 提供 作 每 这
下列的 relationship:
在哪里
S
是 这 号码 的 途径 在 这 切换
矩阵变换
F
FP
是 这 框架 脉冲波 频率 在 hz, 和
F
CK
是 这 时钟 频率 在 hz. 这 下列的 表格
显示 如何 这 大小 的 一个 切换 矩阵变换 能 是
varied 用 selecting 一个 合适的 结合体 的 时钟
和 框架 比率.
它 是 不 可能 至 转变 在 数据 记忆
模式-3 和 其它 模式 在 每-timeslot 基准.
连接 记忆 模式 -1
在 连接 记忆 模式-1, 这 输入 数据 总线 是
双向的. 内部的 记忆 locations 能 是
randomly accessed 通过 这 微处理器 总线. 这
引脚 的 这 设备 在 这个 模式 是 illustrated 在
图示 7.
ck (khz) FP
(khz)
号码 的 途径 在
这 切换 矩阵变换
16.384
16.384
16.384
12.288
12.288
8.192
8.192
4
8
16
4
8
4
8
2,048
1,024
512
1,536
768
1,024
512
S
=
F
CK
2 x f
FP
图示 6 - 数据 memory 模式-2 函数的 定时
CK
数据
输入
数据
输出
框架 0
框架 1
框架 2
框架 1
框架 2
1023
0
1
102301 01
0
1
写 至 块 0 写 至 块 1
读 从 块 1 读 从 块 0
框架 0
写 至
块 1
读 从
块 0
1023
1023
便条:
非 输入 和 输出 频道 排成直线 是 暗指 在 这 例子 显示 在之上. 它 是 assumed 那 这 框架 脉冲波 为 这
连接 记忆 使用 至 发生 一个dresses 为 这读 运作 有 一个 明确的 阶段 relationship 和 遵守 至 这 数据
记忆 框架 脉冲波.
: 点此下载
