CMOS
MT9080
2-109
这 设备 能 执行 也 一个 读 或者 一个 写,
取决于 在 这 水平的 asserted 在 这 r/w
管脚.
当 r/w
是 高, 这 内容 的 这 记忆
addressed 用 这 内部的 计数器 将 是 clocked 输出
在 至 这 输出 数据 总线. 设置 r/w
低 将
使能 数据 在 这 输入 数据 总线 至 是 写 在
这 设备. 在 一个 写 运作, 这 输出 总线
是 actively 驱动 用 这 数据 latched 输出 在 这
previous 读 运作.
数据 是 clocked 在 或者 输出 的 这 设备 在 这 积极的
边缘 的 这 时钟. 看 图. 11.
图. 11 - 计数器 模式 函数的 定时
外部 模式
这 外部 模式, 这个 是 设计 为 使用 在
2048 切换 产品, 准许 随机的 进入
至 这 记忆 两个都 为 输入 和 输出 行动.
这 引脚 为 外部 模式 是 显示 在 图. 12.
这 地址 asserted 在 这 外部 地址 总线 是
使用 至 具体说明 这 记忆 location 至 是 accessed
为 这 读 或者 写 运作. 这 水平的 asserted 在
r/w
在 一个 明确的 时钟 时期 确定
whether 这 addressed 记忆 是 写 至 或者 读
从. 在 一个 写 运作, 这 输出 数据 总线
是 actively 驱动 和 数据 latched 输出 在 这
previous 读 运作.
数据 是 clocked 在 或者 输出 的 这 设备 在 这
积极的 edges 的 这 时钟 作 显示 在 图. 13.
变换 寄存器 模式
在 这个 模式, 数据 clocked 在 这 smx 是 delayed
用 一个 号码 的 时钟 循环 在之前 正在 clocked 输出
的 这 设备. 这 延迟 introduced (在 号码 的
时钟 循环) 是 equal 至 二 时间 这 二进制的 值 的
这 地址 latched 在 这 设备 加 2. 为
CK
FP
内部的
计数器
数据 clocked 输出
(r/w
高)
数据 clocked 在
(r/w
低)
2047 0 1 2 3
012
2047 0 1 2
3
例子, 如果 这 地址 asserted 是 十六进制 02, 这 延迟
通过 这 转变 是 equal 至 六 时钟 循环.
图示 12 - 外部 模式 引脚
图示 13 - 外部 模式 函数的 定时
最大 容许的 延迟 是 equal 至 4096 时钟
循环.
这 pertinent 定时 参数 是 illustrated 在 图.
14. 数据 是 clocked 在 和 输出 的 这 设备 和
rising 边缘 的 这 时钟.
这 地址 是 latched 在 和 这 负的 边缘 的
DS
当 这 cs是 低.
16
D0
i
-d15
i
CK FP
D0
o
-d15
o
CS
DS
CD
r/w
a0-a11
XYZ
16
ODE
DTA
ME
101
所有 其它 输入 应当
是 系 低
CK
FP
地址
数据 在
(r/w
低)
数据 输出
(r/w
高)
ch x ch y
ch z
XYZ
ch x ch y ch z
: 点此下载
