CMOS
MT9080B
2-105
函数的 描述
这 smx 是 一个 flexible 记忆 单元 合适的 为
使用 在 这 构建 的 timeslot interchange
电路 使用 在 pcm voice 或者 数据 switches. 这
设备 能 是 configured 作 一个 数据 记忆 或者 一个
连接 记忆.
这 smx 有 独立的 16 位 输入 和 输出 数据
busses. 一个 16 位 地址 总线 和 一个 全部
微处理器 接口 是 也 提供.
数据 是 clocked 在 和 输出 的 这 设备 和 这
信号 应用 在 这 ck (时钟) 输入. 取决于 在
这 模式 的 运作, 这 记忆 locations 为 这
读 或者 写 运作 能 是 addressed
sequentially 用 这 内部的 计数器 或者 randomly 通过
这 外部 地址 总线. 一个 messaging sub-模式,
这个 准许 这 数据 latched 在 在 这 地址 总线
至 是 多路复用 在 至 这 输出 数据 总线, 是 也
有 (看 me 管脚 描述).
这 smx 确保 integrity 的 这 贮存 数据 用
performing 一个 cyclic 多余 审查 (crc) 在 一个
每 框架 基准. 当 一个 改变 在 这 记忆
内容 是 发现 从 一个 框架 至 这 next, 这
改变 发现 (CD
)
管脚 是 牵引的 低. 这 输出 将
是 重置 至 它的 正常的 高 阻抗 状态 当 DS
输入 是 strobed 当 cs 是 低 (i.e., 当 这 设备
有 被 选择 为 微处理器 进入). 这
cd 输出 是 不 牵引的 低 当 这 记忆
内容 有 被 modified 用 一个 处理器 进入
至 这 设备.
模式 的 运作
这 smx 能 是 编写程序 至 运作 在 一个 的
第八 模式 作 summarized 在 表格 1. 这 不同的
模式 是 使用 至 realize specific 转变
implementations. 为 例子, 至 执行 一个 1024
频道 转变, 二 smxs 是 必需的. 一个 是
运作 在 数据 记忆 模式, 当 这 第二 是
运作 在 连接 记忆 模式. 一个 2048 频道
转变 能 是 认识到 使用 三 smxs. 二 的 这
设备 是 运作, alternatively, 在 计数器 和
外部 模式, 这 第三 serves 作 这 连接
记忆. 一个 详细地 描述 的 这
implementation 是 提交 在 这 产品
部分 的 这个 数据 薄板. 一个 外形 的 这 设备
符合实际 在 各自 模式 是 提交 在下.
表格 1. smx 模式 的 运作
数据 记忆 模式-1
数据 记忆 模式-1 是 设计 为 使用 在 这
构建 的 一个 1024 频道 转变 矩阵变换. 数据
在 这 d0-d15 输入 总线 是 clocked 在 这 smx 和
贮存 在 记忆 locations addressed 用 这 内部的
11 位 计数器. 数据 是 clocked 输出 符合 至 这
地址 asserted 在 这 地址 总线. 这 管脚
configuration 的 这 设备 在 这个 模式 是 illustrated
在 图示 3
图示 3 - 数据 记忆 模式 1 和 2 引脚
这 定时 为 这 读 和 写 运作 是
illustrated 在 图示 4. 这 first half 的 各自 时钟
时期 是 使用 为 precharging 这 内部的 总线. 数据
是 latched 在 和 输出 的 这 设备 和 rising 边缘 的
这 ck 时钟. 准确无误的 运作 的 这 设备 在 这个
模式 需要 2048 时钟 循环 在 一个 单独的 框架
defined 用 这 框架 脉冲波. consequently, 为
切换 的 64 kbit/s pcm voice 途径, 这 时钟
频率 必须 是 16.384 mbit/s 和 一个 框架 比率 的
8 khz.
这 地址 有提供的 在 这 地址 总线 是 latched
在 和 这 first 积极的 时钟 边缘 在 一个 频道
timeslot. 这 内容 的 这 记忆 location
addressed 将 是 clocked 输出 在 d0-d15o 和 这
first 积极的 时钟 边缘 在 这 next timeslot (看
图示 4).
在 数据 记忆 模式-1, 这 延迟 通过 这
转变 取决于 在 这 号码 的 频道 timeslots
在 这 输入 频道 和 这 输出 频道. 如果
这 时间 区别 在 这 输入 频道 和
输出 频道 是 较少 比 二 途径, 数据
clocked 在 这 设备 在 这 电流 框架 将 是
clocked 输出 在 这 next 框架. 如果 这 区别 是
更好 比 或者 equal 至 二 途径, 数据 将 是
clocked 输出 在 这 一样 框架. 这个 concept 是
更远 illustrated 在 图示 5.
模式 M
X
M
Y
M
Z
名字 abbr.
1
2
3
4
5
6
7
8
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
数据 记忆 - 1
数据 记忆 - 2
连接 记忆 - 1
连接 记忆 - 2
计数器 模式
外部 模式
变换 寄存器 模式
数据 记忆 - 3
dm-1
dm-2
cm-1
cm-2
CNT
EXT
SR
dm-3
数据
输入
数据
输出
16
FP
D0
i
-d15
i
CD
a0-a15 ME ODE ZYZ
D0
o
-d15
o
CS
DS
DTA
16
模式
CK
从 控制 接口
: 点此下载
