初步的 信息
MT9125
8-19
6 7 BCLK 位 时钟 输入 为 两个都 pcm 和 adpcm 端口; 使用 在 ssi 模式 仅有的. 这 下落 边缘 的
这个 时钟 是 使用 至 时钟 数据 在 在 dsti 和 adpcmi. 这 rising 边缘 是 使用 至 时钟
数据 输出 在 dsto 和 adpcmo. 能 是 任何 比率 在 128 khz 和 2.048 mhz. 谈及
至 这 串行 定时 图解 的 计算数量 12 和 13. 当 不 使用, 这个 管脚 应当 是 系
至 v
SS
.
这个 是 一个 ttl 水平的 输入.
78 V
SS
电源 供应 地面 (0 伏特).
8 10 ENB2 使能 strobe 输入 为 b2 频道 pcm 定时 在 ssi 模式 仅有的. 一个 有效的 8-位 strobe 必须
是 呈现 在 这个 输入 如果 那里 是 非 st-总线 信号 在 f0i
和 mclk. 当 这 设备
发现 一个 有效的 框架 脉冲波 在 f0i
, pcm 定时 为 这 b2 st-总线 频道 是 解码
内部 和 这 enb2 输入 是 ignored. 当 不 使用 这个 管脚 应当 是 系 至 v
SS
.
这个 是 一个 ttl 水平的 输入.
9 11 ENB1 使能 strobe 输入 为 b1 频道 pcm 定时 在 ssi 模式 仅有的. 一个 有效的 8-位 strobe 必须
是 呈现 在 这个 输入 如果 那里 是 非 st-总线 信号 在 f0i
和 mclk. 当 这 设备
发现 一个 有效的 框架 脉冲波 在 f0i
, pcm 定时 为 这 b1 st-总线 频道 是 解码
内部 和 这 enb1 输入 是 ignored. 当 不 使用 这个 管脚 应当 是 系 至 v
SS
.
这个 是 一个 ttl 水平的 输入.
10,
11
12,
13
ms1,
MS2
模式 选择 控制 输入 管脚 1 和 2 为 这 b1 频道 符合 至 这 下列的:
MS2
MS1 b1 频道
0 0 algorithm 重置
0 1 adpcm 绕过 模式 (24 或者 32 kbit/s)
1 0 24 kbit/s adpcm 模式
1 1 32 kbit/s adpcm 模式
这些 是 ttl 水平的 输入.
12,
13
14,
16
ms3,
MS4
模式 选择 控制 输入 管脚 3 和 4 为 这 b2 频道 符合 至 这 下列的:
MS4
MS3 b2 频道
0 0 algorithm 重置
0 1 adpcm 绕过 模式 (24 或者 32 kbit/s)
1 0 24 kbit/s adpcm 模式
1 1 32 kbit/s adpcm 模式
这些 是 ttl 水平的 输入.
14 17 一个/µ
law 选择 输入. 选择 µ-law 当 低, 一个-law 当 高.
这个 是 一个 ttl 水平的 输入.
15 18 FORMAT format 选择 输入. 选择 ccitt pcm 编码 如果 高, 或者 sign 巨大 pcm 如果 低.
这个 是 一个 ttl 水平的 输入.
16 19 PWRDN
电源 向下 输入. 逻辑 低 在 这个 管脚 forces 这 设备 至 假设 一个 内部的 电源
向下 模式 在哪里 所有 运作 是 halted. 这个 模式 降低 电源 消耗量.
输出 是 触发-陈述. 这个 是 一个 schmidt 触发 输入.
17 20 IC 内部的 连接. 系 至 v
SS
为 正常的 运作.
18 22 V
DD
积极的 电源 供应 输入, 5 伏特 ± 10%.
19 23 ENA 使能 strobe 输入 为 两个都 输入 和 输出 adpcm 途径; 使用 为 ssi 运作
仅有的. 谈及 至 图示 3. 当 不 使用, 系 至 vss.
这个 是 一个 ttl 水平的 输入.
20 24 ADPCMi 串行 adpcm 文字 输入 数据 stream. 谈及 至 这 串行 定时 图解 的 图. 13. 这个 是
一个 ttl 水平的 输入.
21 25 ADPCMo 串行 adpcm 文字 输出 stream. 谈及 至 这 串行 定时 图解 的 图.13.
管脚 描述 (持续)
管脚 #
名字 描述
插件 PLCC