修订 1.1
-
2- 2001/8/21
MTV038
(修订 1.1)
MYSON
TECHNOLOGY
1.0 管脚 连接
2.0 管脚 描述
名字 i/o
管脚 非.
描述
16 20
VSSA - 1 1
相似物 地面.
这个 地面 管脚 是 使用 至 内部的 相似物 cir-
cuitry.
vco/xin i/o 2 2
电压 控制 振荡器 (位 lcd= 0).
这个 管脚 是 使用 至
控制 这 内部的 振荡器 频率 用 直流 电压 输入
从 外部 低 通过 过滤.
pixel 时钟 输入 (位 lcd= 1).
这个 是 一个 时钟 输入 管脚.
mtv038 能 是 驱动 用 一个 外部 pixel 时钟 源 为 所有
这 logics inside. 这 频率 的 xin 必须 是 这 integral
时间 的 管脚 hflb.
rp/nc i/o 3 3
偏差 电阻 (位 lcd= 0).
这 偏差 电阻 是 使用 至 regu-
late 这 适合的 偏差 电流 为 内部的 振荡器 至 reso-
nate 在 明确的 点 频率.
非 连接 (位 lcd= 1).
VDDA - 4 4
相似物 电源 供应.
积极的 5 v 直流 供应 为 内部的
相似物 电路系统. 和 一个 0.1uf 解耦 电容 应当 是
连接 横过 至 vdda 和 vssa.
HFLB I 5 5
horizontal 输入.
这个 管脚 是 使用 至 输入 这 horizontal syn-
chronizing 信号. 它 是 一个 leading 边缘 triggered 和 有 一个
内部的 拉-向上 电阻.
SSB I 6 6
串行 接口 使能.
它 是 使用 至 使能 这 串行 数据
和 是 也 使用 至 选择 这 运作 的 i
2
c 或者 spi 总线. 如果
这个 管脚 是 left floating, i
2
c 总线 是 使能, 否则 这 spi
总线 是 使能.
SDA I 7 7
Serial 数据 输入.
这 外部 数据 转移 通过 这个 管脚 至
内部的 显示 寄存器 和 控制 寄存器. 它 有 一个 inter-
nal 拉-向上 电阻.
VSSA
vco/xin
rp/nc
VDDA
HFLB
SSB
SDA
SCK
VSS
ROUT
GOUT
BOUT
FBKG
INT
VFLB
VDD
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
mtv038n-xx
VSSA
vco/xin
rp/nc
VDDA
HFLB
SSB
SDA
SCK
RIN
GIN
VSS
ROUT
GOUT
BOUT
FBKG
INT
VFLB
VDD
NC
BIN
20
19
18
17
16
15
14
13
12
11
1
2
3
4
5
6
7
8
9
10
mtv038n20-xx
: 点此下载
