进步 信息
9
8x930ax 普遍的 串行 总线 (usb) 微控制器
T2EX I
计时器 2 外部 输入
. 在 计时器 2 俘获 模式, 一个 下落
边缘 initiates 一个 俘获 的 这 计时器 2 寄存器. 在 自动-
再装填 模式, 一个 下落 边缘 导致 这 计时器 2 寄存器 至
是 reloaded. 在 这 向上-向下 计数器 模式, 这个 信号
确定 这 计数 方向: 1 = 向上, 0 = 向下.
p1.1
TXD O
transmit 串行 数据
. txd 输出 这 变换 时钟 在 串行
i/o 模式 0 和 transmits 串行 数据 在 串行 i/o 模式 1,
2, 和 3.
p3.1
V
CC
PWR
供应 电压
. 连接 这个 管脚 至 这 +5v 供应 volt-
age.
—
V
CCP
PWR
供应 电压 为 i/o 缓存区
. 连接 这个 管脚 至 这
+5v 供应 电压.
—
V
SS
地
电路 地面
. 连接 这个 管脚 至 地面. —
V
SSP
地
电路 地面 为 i/o 缓存区
. 连接 这个 管脚 至 地面. —
WAIT# I
real-时间 wait 状态 输入.
这 real-时间 wait# 输入 是
使能 用 writing 一个 logical ‘1’ 至 这 wcon.0 (rtwe) 位
在 s:a7h. 在 总线 循环, 这 外部 记忆 系统
能 信号 ‘system 准备好’ 至 这 微控制器 在 real 时间
用 controlling 这 wait# 输入 信号 在 这 端口 1.6 输入.
p1.6/cex3
WCLK O
wait 时钟 输出.
这 real-时间 wclk 输出 是 驱动 在
端口 1.7 (wclk) 用 writing 一个 logical ‘1’ 至 这 wcon.1
(rtwce) 位 在 s:a7h. 当 使能, 这 wclk 输出
生产 一个 正方形的 波 信号 和 一个 时期 的 t
CLK
.
p1.7/cex4/a17
WR# O
写
. 写 信号 输出 至 外部 记忆. p3.6
XTAL1 I
输入 至 这 在-碎片, 反相的, 振荡器 放大器
. 至
使用 这 内部的 振荡器, 一个 结晶/共振器 电路 是 con-
nected 至 这个 管脚. 如果 一个 外部 振荡器 是 使用, 它的 输出
是 连接 至 这个 管脚. xtal1 是 这 时钟 源 为 inter-
nal 定时.
—
XTAL2 O
输出 的 这 在-碎片, 反相的, 振荡器 放大器
. 至
使用 这 内部的 振荡器, 一个 结晶/共振器 电路 是 con-
nected 至 这个 管脚. 如果 一个 外部 振荡器 是 使用, leave
xtal2 unconnected.
—
表格 5. 信号 描述 (持续)
信号
名字
类型 描述 alternate 函数
†
这 描述 的 a15:8/p2.7:0 和 ad7:0/p0.7:0 是 为 这 nonpage-模式 碎片 配置. 如果 这
碎片 是 配置 为 页-模式 运作, 端口 0 carries 这 更小的 地址 位 (a7:0), 和 端口 2 车-
ries 这 upper 地址 位 (a15:8) 和 这 数据 (d7:0).