12
进步 信息
8x930ax 普遍的 串行 总线 (usb) 微控制器
5.1 运行 发生率
图示 5. 时钟 电路
表格 8. 频率 选择 和 运行 频率
PLLSEL2
管脚 43
PLLSEL1
管脚 42
PLLSEL0
管脚 44
usb 比率
(低
速
或者 全部
速)
8
x
930A
x
内部的
频率
为 cpu
和
Peripherals
(f
CLK
)
(5)
XTAL1
外部
频率
(f
OSC
)
号码 的
XTAL1
Clocks
(t
OSC
)
在 一个
StateTime
(4)
Comments
0 0 1 1.5 mbps
(ls)
3 mhz 6 mhz 2 t
OSC
/状态 pll 止
1 0 0 1.5 mbps
(ls)
6 mhz (3) 12 mhz 2 t
OSC
/状态 pll 止
1 1 0 12 mbps
(fs)
12 mhz (3) 12 mhz 1 t
OSC
/状态 pll 在
注释:
1. 其它 pllsel
x
结合体 是 不 有效的.
2. 这 抽样 比率 是 4x 这 usb 比率.
3. 这 8
x
930A
x
cpu 和 peripherals 频率 是 3 mhz (低 时钟 模式) 直到 firmware 使不能运转 这
低 时钟 模式.
4. 这 号码 的 xtal clocks 在 一个 状态 取决于 在 这 pllselx selections. 当 这 cpu 是 oper-
ating 在 低 时钟 模式 (3 mhz), 那里 是 四 t
OSC
每 状态 为 这 pllsel2:1:0 = 100 和 110.
5. 这 交流 定时 规格 (表格 11) 定义 这 下列的 标识: cpu 频率 = f
CLK
= 1/t
CLK
.
Clock
发生器
a5135-01
XTAL1
XTAL2
F
OSC
(6 或者 12 mhz)
pcon.0
(空闲 模式)
IDL
pcon.1
(powerdown)
0
1
PD
÷ 2
102
PLLSEL
F
CLK
CPU
在-chip
Peripherals
内部的 时钟
pcon.5
(低-时钟 模式)
LC
0
1
3 mhz