SN74LVCH16374A
16-位 边缘-triggered d-类型 flip-flop
和 3-状态 输出
scas565f – march 1996 – 修订 六月 1998
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
成员 的 这 德州 器械
Widebus
家族
D
EPIC
(增强-效能 implanted
cmos) submicron 处理
D
典型 v
OLP
(输出 地面 bounce)
< 0.8 v 在 v
CC
= 3.3 v, t
一个
= 25
°
C
D
典型 v
OHV
(输出 v
OH
undershoot)
> 2 v 在 v
CC
= 3.3 v, t
一个
= 25
°
C
D
电源 止 使不能运转 输出, permitting
live 嵌入
D
支持 mixed-模式 信号 运作 在
所有 端口 (5-v 输入 和 输出 电压
和 3.3-v v
CC
)
D
获得-向上 效能 超过 250 毫安 每
jesd 17
D
总线 支撑 在 数据 输入 排除 这
需要 为 外部 pullup/pulldown
电阻器
D
包装 选项 包含 塑料 300-mil
shrink 小-外形 (dl) 和 薄的 shrink
小-外形 (dgg) 包装
描述
这个 16-位 边缘-triggered d-类型 flip-flop 是
设计 为 1.65-v 至 3.6-v v
CC
运作.
这 sn74lvch16374a 是 特别 合适的 为
implementing 缓存区 寄存器, i/o 端口,
双向的 总线 驱动器, 和 working 寄存器. 它
能 是 使用 作 二 8-位 flip-flops 或者 一个 16-位
flip-flop. 在 这 积极的 转变 的 这 时钟
(clk) 输入, 这 q 输出 的 这 flip-flop 引领 在
这 逻辑 水平 设置 向上 在 这 数据 (d) 输入.
一个 缓冲 输出-使能 (oe) 输入 能 是 使用 至 放置 这 第八 输出 在 也 一个 正常的 逻辑 状态 (高
或者 低 逻辑 水平) 或者 这 高-阻抗 状态. 在 这 高-阻抗 state, 这 输出 neither 加载 也不 驱动
这 总线 线条 significantly. 这 高-阻抗 状态 和 增加 驱动 提供 这 能力 至 驱动 总线 线条
没有 接口 或者 pullup 组件.
OE
做 不 影响 内部的 行动 的 这 flip-flop. old 数据 能 是 retained 或者 新 数据 能 是 entered 当
这 输出 是 在 这 高-阻抗 状态.
至 确保 这 高-阻抗 状态 在 电源 向上 或者 电源 向下, oe应当 是 系 至 v
CC
通过 一个 pullup
电阻; 这 最小 值 的 这 电阻 是 决定 用 这 电流-sinking 能力 的 这 驱动器.
输入 能 是 驱动 从 也 3.3-v 或者 5-v 设备. 这个 特性 准许 这 使用 的 这些 设备 作 翻译
在 一个 mixed 3.3-v/5-v 系统 环境.
版权
1998, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
epic 和 widebus 是 商标 的 德州 器械 组成公司的.
dgg 或者 dl 包装
(顶 视图)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1OE
1Q1
1Q2
地
1Q3
1Q4
V
CC
1Q5
1Q6
地
1Q7
1Q8
2Q1
2Q2
地
2Q3
2Q4
V
CC
2Q5
2Q6
地
2Q7
2Q8
2OE
1CLK
1D1
1D2
地
1D3
1D4
V
CC
1D5
1D6
地
1D7
1D8
2D1
2D2
地
2D3
2D4
V
CC
2D5
2D6
地
2D7
2D8
2CLK
: 点此下载
