rev. 一个–10–
AD9744
函数的 描述
图示 3 显示 一个 simplified 块 图解 的 这 ad9744. 这
ad9744 组成 的 一个 dac, 数字的 控制 逻辑, 和 全部-规模
输出 电流 控制. 这 dac 包含 一个 pmos 电流
源 排列 有能力 的 供应 向上 至 20 毫安 的 全部-规模
电流 (i
OUTFS
). 这 排列 是 分隔 在 31 equal 电流
那 制造 向上 这 five 大多数 重大的 位 (msbs). 这 next
四 位, 或者 middle 位, 组成 的 15 equal 电流 来源
谁的 值 是 1/16th 的 一个 msb 电流 源. 这 remaining
lsbs 是 二进制的 weighted fractions 的 这 middle 位 电流
来源. implementing 这 middle 和 更小的 位 和 电流
来源, instead 的 一个 r-2r ladder, enhances 它的 动态 每-
formance 为 multitone 或者 低 振幅 信号 和 helps
维持 这 dac’s 高 输出 阻抗 (i.e., >100 k
W
).
所有 的 这些 电流 来源 是 切换 至 一个 或者 这 其它 的
the 二 输出 nodes (i.e., iouta 或者 ioutb) 通过 pmos
差别的 电流 switches. 这 switches 是 为基础 在 这
architecture 那 是 pioneered 在 这 ad9764 家族, 和
更远 refinements 至 减少 扭曲量 contributed 用 这
切换 瞬时. 这个 转变 architecture 也 减少 vari-
ous 定时 errors 和 提供 相一致 complementary 驱动
信号 至 这 输入 的 这 差别的 电流 switches.
这 相似物 和 数字的 sections 的 这 ad9744 有 独立的
电源 供应 输入 (i.e., avdd 和 dvdd) 那 能 运作
independently 在 一个 2.7 v 至 3.6 v 范围. 这 数字的 部分,
这个 是 有能力 的 运行 在 一个 比率 的 向上 至 165 msps, 组成
的 边缘-triggered latches 和 段 解码 逻辑电路系统.
这 相似物 部分 包含 这 pmos 电流来源,这 asso-
ciated 差别的 switches, 一个 1.2 v 带宽 间隙 电压 涉及,
和 一个 涉及 控制 放大器.
这 dac 全部-规模 输出 电流 是 管制 用 这 涉及
控制 放大器 和 能 是 设置 从 2 毫安 至 20 毫安 通过 一个
外部 电阻, r
设置
, 连接 至 这 全部-规模 调整 (fs adj)
管脚. 这 外部 电阻, 在 结合体 和 两个都 这 谈及-
ence 控制 放大器 和 电压 涉及 v
REFIO
, sets 这
涉及 电流 i
REF
, 这个 是 replicated 至 这 segmented
电流 来源 和 这 恰当的 范围调整 因素. 这 全部-规模
电流, i
OUTFS
, 是 32 时间 i
REF
.
数字的 数据 输入 (db13–db0)
150pF
+1.2v ref
AVDD ACOM
REFLO
PMOS
电流 源
排列
3.3v
segmented switches
为 db13–db5
LSB
SWITCHES
REFIO
fs adj
DVDD
DCOM
时钟
3.3v
R
设置
2k
0.1
F
IOUTA
IOUTB
AD9744
睡眠
LATCHES
I
REF
V
REFIO
时钟
IOUTB
IOUTA
R
加载
50
V
OUTB
V
OUTA
R
加载
50
V
DIFF
= v
OUTA
– v
OUTB
模式
图示 3. simplified 块 图解 (soic/tssop 包装)
涉及 运作
这 ad9744 包含 一个 内部的 1.2 v 带宽 间隙 涉及. 这
内部的 涉及 能 是 无能 用 raising reflo 至 avdd.
它 能 也 是 容易地 overridden 用 一个 外部 涉及 和 非
效应 在 效能. refio serves 作 也 一个 输入 或者 一个
输出 取决于 在 whether 这 内部的 或者 一个 外部 涉及
是 使用. 至 使用 这 内部的 涉及, simply 分离 这 refio
管脚 至 acom 和 一个 0.1
m
f 电容 和 连接 reflo 至
acom 通过 一个 阻抗 较少 比 5
W
. 这 内部的 涉及 volt-
age将 是 呈现 在 refio. 如果 这 电压 在 refio 是 至 是
使用 anywhere else 在 这 电路, 一个 外部 缓存区 放大器 和
一个 输入 偏差 电流 的 较少 than 100 na 应当 是 使用. 一个
例子 的 这 使用 的 这 内部的 涉及 是 显示 在 图示 4.
150pF
+1.2v ref
AVDD
REFLO
电流
源
排列
3.3v
REFIO
fs adj
2k
0.1
F
AD9744
额外的
加载
OPTIONAL
外部
ref 缓存区
图示 4. 内部的 涉及 配置
一个 外部 涉及 能 是 应用 至 refio, 作 显示 在
图示 5. 这 外部 涉及 将 提供 也 一个 fixed
涉及 电压 至 增强 精度 和 逐渐变化 效能 或者
一个 varying 涉及 电压 为 增益 控制. 便条 那 这 0.1
m
F
补偿 电容 是 不 必需的 自从 这 内部的 谈及-
ence 是 overridden, 和 这 相当地 高 输入 阻抗 的
refio 降低 任何 加载 的 这 外部 涉及.
150pF
+1.2v ref
AVDDREFLO
电流
源
排列
3.3v
REFIO
fs adj
R
设置
AD9744
外部
REF
I
REF
=
V
REFIO
/r
设置
AVDD
涉及
控制
放大器
V
REFIO
图示 5. 外部 涉及 配置
: 点此下载
