rev. 一个
ad8074/ad8075
–9–
theory 的 运作
这 ad8074 (g = +1) 和 ad8075 (g = +2) 是 triple-channel,
高-速 缓存区 和 ttl-兼容 输出 使能 控制.
优化 为 buffering rgb (red, 绿色, 蓝) video 来源,
这 设备 有 高 顶峰 回转 比率, 维持 它们的 带宽-
宽度 为 大 信号. additionally, 这 缓存区 是 补偿
为 高 阶段 余裕, 降低 越过 为 好的 pixel
决议. 这 缓存区 也 有 video 规格 那 是
合适的 为 buffering ntsc 或者 pal composite 信号.
这 缓存区 是 有组织的 作 三 独立 途径, 各自
和 一个 输入 跨导 平台 和 一个 输出 trans-
阻抗 平台. 各自 频道 是 典型 用 低 输入
电容 和 高 输入 阻抗. 这 跨导
stages, npn 差别的 pairs, 源 信号 电流 在 这 folded
栅地阴地放大器 输出 stages. 各自 输出 平台 包含 一个 compensat-
ing 网络 和 发射级 追随着 输出 缓存区. 内部的 电压
反馈 sets 这 增益, 这 ad8074 正在 配置 作 一个 统一体
增益 追随着, 和 这 ad8075 作 一个 增益-的-二 放大器 和 一个
反馈 网络. 这 architecture 提供 驱动 为 一个 反转-
terminated video 加载 (150
Ω
) 和 低 差别的 增益 和
阶段 错误 为 相当地 低 电源 消耗量. 细致的 碎片
设计 和 布局 准许 极好的 串扰 分开 在
途径.
一个 逻辑 管脚,
OE
, 控制 whether 这 三 输出 是
使能, 或者 无能 至 一个 高-阻抗 状态. 这 高 imped-
ance 使不能运转 准许 大 matrices 至 是 建造 当 busing 这
输出 一起. 当 无能, 这 ad8074 和 ad8075 con-
sume 一个 fifth 这 电源 作 当 使能. 在 这 情况 的 这
ad8075 (g = +2), 一个反馈 分开 scheme 是 使用 所以 那
这 阻抗 的 这 增益-的-二 反馈 网络 做 不
加载 这 输出.
全部 电源 带宽 为 一个 undistorted sinusoid 是 常常 calcu-
lated 使用 顶峰 回转 比率 从 这 等式:
全部 电源 带宽
顶峰 回转 比率
Sinusoidal 振幅
=
××
2
π
顶峰 回转 比率 是 不 这 一样 作 平均 回转 比率 (25% 至
75%) 这个 是 典型地 指定. 为 一个 自然的 回馈, 顶峰
回转 比率 将 是 2.7 时间 大 比 平均 回转 比率. 那里-
fore, calculating 一个 全部 电源 带宽 和 一个 指定 平均
回转 比率 将 给 一个 pessimistic 结果.
这 primary 导致 的 越过 在 这些 放大器 是 这 pres-
ence 的 大 有反应的 负载 在 这 输出 和 insufficient 序列
分开 的 这 加载. 不管怎样, 它 是 可能 至 overdrive 这些
amplifiers 和 1 v, subnanosecond 输入-脉冲波 edges. 这
ensuing dynamics 将 给 上升 至 subnanosecond 越过. 至
减少 这些 影响, 一个 边缘-比率 限制的 网络 在 这 输入
应当 是 考虑 为 输入 转变 时间 较少 比 0.5 ns.
产品
回馈 tuning
它 有 被 提到 在 passing 那 这 primary 导致 的 在-
shoot 为 这 ad8074 和 ad8075 是 这 存在 的 大
有反应的 负载 在 这 输出. 如果 这 系统 exhibits 过度的
ringing 当 安排好, 一个 10
Ω
–
50
Ω
序列 电阻 将 是 使用
在 这 输出 至 分开 这 发射级-追随着 输出 缓存区 从
这 有反应的 加载. 如果 这 输出 exhibits 一个 overdamped 回馈,
这 系统 设计者 将 增加 一个 few pf 调往 电容 在 这
输出 至 tune 为 一个 faster 边缘 转变. 一个 系统 和 一个 小
程度 的 越过 将 settle faster 比 一个 overdamped 系统.
V
在
V
输出
R
S
C
L
1k
75
2ns
R
S
= 0
C
L
= 5pf
R
S
= 10
C
L
= 10pf
R
S
= 20
C
L
= 15pf
–
2.0
–
1.5
–
1.0
–
0.5
0
0.5
1.0
1.5
2.0
图示 2. 驱动 电容的 负载
单独的 供应 运作
这 ad8074 和 ad8075 将 是 运作 从 一个 单独的 10 v
供应. 在 这个 配置, 这 ad8075
’
s agnd 管脚 必须
是 系 near midsupply, 作 agnd 提供 这 涉及 为 这
地面 缓存区, 至 这个 这 内部的 增益 网络 是 terminated.
逻辑 是 关联 至 dgnd. 这 缓存区 是 无能 在 single
供应 运作 为 v
OE
> v
DGND
+ ~2.0 v 和 使能 为
V
OE
< v
DGND
+ 0.8 v. ttl 逻辑 水平 是 预期的. 这fol-
lowingrestrictions 是 放置 在之上 这 数字的 地面 潜在的:
35 12.
–
VV V V
AVCC DGND
≤≤
V
DGND
≥
V
AVEE
这 architecture 的 这 输出 缓存区 是 此类 那 这 输出
电压 能 摆动 至 在里面 ~2.3 v 的 也 栏杆. 为 例子, 如果
这 输出 需要 摆动 仅有的 2 v, 然后 这 缓存区 可以 是 oper-
ated 在 双 3.5 v 或者 单独的 7 v 供应. 它 是 cautioned 那
饱和 影响 将 变为 noticeable 当 这 输出 swings
在里面 2.6 v 的 也 栏杆. 这 系统 设计者 将 opt 至
使用 这个 典型的 至 his 或者 her 有利因素 用 使用 这
软-饱和regime, (2.2 v
–
2.6 v 从 这 供应 围栏), 至
tame 过度的 越过. 这 设计者 是 cautioned 那 一个
承担 存储 有关联的 时间 延迟 的 一些 nanoseconds 是
incurred 当 recovering 从 软-饱和. 这个 效应
结果 在 变长 安排好 tails.
: 点此下载
