首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:52852
 
资料名称:ATF1504AS-10AC44
 
文件大小: 462.75K
   
说明
 
介绍:
High- Performance EE CPLD
 
 


: 点此下载
  浏览型号ATF1504AS-10AC44的Datasheet PDF文件第8页
8
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第9页
9
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第10页
10
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第11页
11

12
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第13页
13
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第14页
14
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第15页
15
浏览型号ATF1504AS-10AC44的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ATF1504ASZ
12
电源 向下 模式
这 atf1504as 包含 一个 optional 管脚 控制 电源
向下 特性.当 这个 模式 是 使能, 这 pd 管脚 acts
作 这 电源 向下 管脚. 当 这 pd 管脚 是 高, 这 设备
供应 电流 是 减少 至 较少 比 3 毫安. 在 电源
向下, 所有 输出 数据 和 内部的 逻辑 states 是 latched
和 使保持. 因此, 所有 注册 和 combinatorial 输出
数据 仍然是 有效的. 任何 输出 这个 是 在 一个 hi-z 状态 在
这 onset 将 仍然是 在 hi-z. 在 电源 向下, 所有 输入
信号 除了 这 电源 向下 管脚 是 blocked. 输入 和
float 至 indeterminate 水平, 更远 减少 系统
电源. 这 电源 向下 管脚 特性 是 使能 在 这 逻辑
设计 文件. 设计 使用 这 电源 向下 管脚 将 不 使用
这 pd 管脚 逻辑 排列 输入. 不管怎样, 所有 其它 pd 管脚 mac-
rocell resources 将 安静的 是 使用, 包含 这 buried
反馈 和 foldback 产品 期 排列 输入.
注释: 1. 为 慢 回转 输出, 增加 t
SSO
.
2. 管脚 或者 产品 期.
jtag-bst/isp overview
这 jtag boundary-scan 测试 是 控制 用 这 测试
进入 端口 (tap) 控制 在 这 atf1504as. 这
boundary-scan 技巧 involves 这 包括 的 一个 变换-
寄存器 平台 (包含 在 一个 boundary-scan cell) 调整
至 各自 组件 所以 那 信号 在 组件 bound-
aries 能 是 控制 和 observed 使用 scan 测试
principles. 各自 输入 管脚 和 i/o 管脚 有 它的 自己的 boundary
scan cell (bsc) 在 顺序 至 支持 boundary scan 测试.
这 atf1504as 做 不 目前 包含 一个 测试 重置
(trst) 输入 管脚 因为 这 tap 控制 是 自动地-
cally 重置 在 电源 向上. 这 five jtag 模式 supported
包含: 样本/preload, extest, 绕过,
idcode 和 highz. 这 atf1504as’s isp 能 是 全部地
描述 使用 jtag’s bsdl 作 描述 在 ieee stan-
dard 1149.1b. 这个 准许 atf1504as 程序编制 至 是
描述 和 执行 使用 任何 一个 的 这 3rd 群
开发 tools 支承的 这个 标准.
这 atf1504as 有 这 选项 的 使用 四 jtag-stan-
dard i/o 管脚 为 boundary scan 测试 (bst) 和 在-sys-
tem 程序编制 (isp) 目的. 这 atf1504as 是
可编程序的 通过 这 四 jtag 管脚 使用 这 ieee
标准 jtag 程序编制 协议 established 用 ieee
标准 1149.1 使用 5v ttl-水平的 程序编制 信号
从 这 isp 接口 为 在-系统 程序编制. 这
isp) 是 不 需要, 然后 这 四 jtag 控制 管脚 是
有 作 i/o 管脚.
jtag boundary scan cell (bsc)
Testing
这 atf1504as 包含 向上 至 68 i/o 管脚 和 4 输入
管脚, 取决于 在 这 设备 类型 和 包装 类型
选择. 各自 输入 管脚 和 i/o 管脚 有 它的 自己的 boundary
scan cell (bsc) 在 顺序 至 支持 boundary scan 测试
作 描述 在 detail 用 ieee 标准 1149.1. 典型
bsc 组成 的 三 俘获 寄存器 或者 scan 寄存器
和 向上 至 二 更新 寄存器. 那里 是 二 类型 的
bscs, 一个 为 输入 或者 i/o 管脚, 和 一个 为 这 macrocells.
这 bscs 在 这 设备 是 chained 一起 通过 这
俘获 寄存器. 输入 至 这 俘获 寄存器 chain 是 喂养
在 从 这 tdi 管脚 当 这 输出 是 directed 至 这 tdo
管脚. 俘获 寄存器 是 使用 至 俘获 起作用的 设备
数据 信号, 至 变换 数据 在 和 输出 的 这 设备 和 至
电源 向下 交流 特性
(1)(2)
标识 参数
-7 -10 -15 -20 -25
单位
最小值 最大值MinMaxMinMaxMinMaxMinMax
t
IVDH
有效的 i, i/o 在之前 pd 高 7 10 15 20 25 ns
t
GVDH
ValidOE
(2)
在之前 pd 高 7 10 15 20 25 ns
t
CVDH
ValidClock
(2)
在之前 pd 高 7 10 15 20 25 ns
t
DHIX
i, i/o don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DHGX
OE
(2)
don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DHCX
时钟
(2)
don’t 小心 之后 pd 高 12 15 25 30 35 ns
t
DLIV
pd 低 至 有效的 i, i/o 11111
µ
s
t
DLGV
pd 低 至 有效的 oe (管脚 或者 期) 11111
µ
s
t
DLCV
pd 低 至 有效的 时钟 (管脚 或者 期) 11111
µ
s
t
DLOV
pd 低 至 有效的 输出 11111
µ
s
= 初步的 信息
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com