首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:535906
 
资料名称:HIP7010
 
文件大小: 106.41K
   
说明
 
介绍:
J1850 Byte Level Interface Circuit
 
 


: 点此下载
 
1
浏览型号HIP7010的Datasheet PDF文件第2页
2
浏览型号HIP7010的Datasheet PDF文件第3页
3
浏览型号HIP7010的Datasheet PDF文件第4页
4
浏览型号HIP7010的Datasheet PDF文件第5页
5
浏览型号HIP7010的Datasheet PDF文件第6页
6
浏览型号HIP7010的Datasheet PDF文件第7页
7
浏览型号HIP7010的Datasheet PDF文件第8页
8
浏览型号HIP7010的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1
进步 信息
8月 1996
HIP7010
j1850 字节 水平的 接口 电路
特性
全部地 支持 vpw (能变的 脉冲波 宽度) messaging
practices 的 sae j1850 标准 为 类 b 数据
communications 网络 接口
- 3-线, 高-速, 同步的, 串行 接口
减少 线路 overhead
直接地 接口 和 68hc05 和 68hc11 样式 spi
Ports
1mhz, 8-位 transfers 在 host 和 hip7010
降低 host 维护 (所需的)东西
automatically transmits 合适的 framed messages
prepends sof 至 第一 字节 和 appends crc 至 last
字节
失败-safe 设计 包含, 慢 时钟 发现
电路系统, 阻止 j1850 总线 lockup 预定的 至 系统
errors 或者 丧失 的 输入 时钟
自动 collision 发现
终止 的 数据 (eod), 破裂, 空闲 总线, 和 invalid 标识
(噪音/illegal symbols) 发现
支持 在-框架 responses 和 一代 的
normalization 位 (nb) 为 类型 1, 类型 2, 和 类型 3
Messages
wait-为-空闲 模式 减少 host overhead 在
非-适用 messages
状态 寄存器 flags 提供 信息 在 电流
状态 的 j1850 总线
串行 i/o 管脚 是 起作用的 仅有的 在 transfers - 总线
有 为 其它 设备 95% 的 这 时间
测试 管脚 提供 建造-在-测试 能力 为
在-系统 diagnostics 和 工厂 测试
高 速 (4x) receive 模式 为 生产 和
diagnostic 测试/程序编制
运作 和 宽 范围 的 输入 时钟 发生率
电源-节省 电源-向下 模式
全部 -40
o
c 至 +125
o
c 运行 范围
单独的 3.0v 至 6.0v 供应
描述
这 intersil hip7010, j1850 字节 水平的 接口 电路, 是 一个
成员 的 这 intersil 家族 的 低-费用 多路复用 线路
ics. 这 整体的 功能 的 这 hip7010 提供 这
系统 设计者 和 组件 关键 至 building 一个 “class b”
遵从 至 这 vpw 多路复用 线路 协议 specified
这 sae j1850 标准.这 hip7010 是 设计 至
接口 和 一个 宽 多样性 的 host 微控制器 通过 一个
标准 三 线, 高-速 (1mhz), 同步的, 串行
接口. 这 hip7010 automatically 生产 合适的
framed vpw messages, prepending这 开始 的 框架
(sof) 标识 和 calculating 和 appending 这 crc
审查 字节. 所有 电路系统 需要 至 decode 新当选的 mes-
sages, 至 validate crc 字节, 和 至 发现 breaks, 终止 的
数据 (eod), 空闲 总线, 和 illegal symbols 是 包含. 在-
框架 responses (ifrs) 是 全部地 supported 为 类型 1,
类型 2, 和 类型 3 messages, 和 这 适合的 正常的-
ization 位 automatically 发生. 这 hcmos 设计
准许 恰当的 opesration 在 各种各样的 输入 发生率 从
2mhz 至 12mhz. 连接 至 这 j1850 总线 是 通过 一个 inter-
sil hip7020.
引脚
hip7010 (soic, pdip)
顶 视图
订货 信息
部分 号码
温度
范围 (
o
c) 包装 pkg. 非.
HIP7010P -40 +125 14 含铅的 塑料 插件 e14.3
HIP7010B -40 +125 14 含铅的 塑料 soic (n) m14.15
空闲
VPWIN
VPWOUT
V
DD
重置
测试
SACTIVE
RDY
STAT
CLK
V
SS
SIN
SOUT
SCK
1
2
3
4
5
6
7
14
13
12
11
10
9
8
文件 号码
3644.2
提醒: 这些 设备 是 敏感的 至 静电的 释放; follow 恰当的 ic 处理 程序.
www.intersil.com 或者 407-727-9207
|
版权
©
intersil 公司 1999
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com