飞利浦 半导体 产品 数据
80c552/83c552
单独的-碎片 8-位 微控制器 和 10-位 一个/d,
俘获/对比 计时器, 高-速 输出, pwm
2
2002 sep 03 853-1467 28849
描述
这 80c552/83c552 (hereafter generically 涉及 至 作 8xc552)
单独的-碎片 8-位 微控制器 是 制造的 在 一个 先进的
cmos 处理 和 是 一个 derivative 的 这 80c51 微控制器
家族. 这 8xc552 有 这 一样 操作指南 设置 作 这 80c51.
三 版本 的 这 derivative exist:
•
83c552—8 kbytes 掩饰 可编程序的 只读存储器
•
80c552—romless 版本 的 这 83c552
•
87c552—8 kbytes 非易失存储器 (描述 在 一个 独立的 chapter)
这 8xc552 包含 一个 非-易变的 8k
×
8 读-仅有的 程序
记忆 (83c552), 一个 易变的 256
×
8 读/写 数据 记忆, five
8-位 i/o 端口, 一个 8-位 输入 port, 二 16-bit timer/event counters
(完全同样的 至 这 计时器 的 这 80c51), 一个 额外的 16-位 计时器
结合 至 俘获 和 对比 latches, 一个 15-源,
二-priority-水平的, nested 中断 结构, 一个 8-输入 模数转换器, 一个 双
dac 脉冲波 宽度 modulated 接口, 二 串行 接口 (uart
和 i
2
c-总线), 一个 “watchdog” 计时器 和 在-碎片 振荡器 和 定时
电路. 为 系统 那 需要 extra 能力, 这 8xc552 能
是 expanded 使用 标准 ttl 兼容 memories 和 逻辑.
在 增加, 这 8xc552 有 二 软件 可选择的 模式 的
电源 reduction—idle 模式 和 电源-向下 模式. 这 空闲 模式
freezes 这 cpu 当 准许 这 内存, 计时器, 串行 端口, 和
中断 系统 至 continue 起作用. 这 电源-向下 模式
saves 这 内存 内容 但是 freezes 这 振荡器, 造成 所有 其它
碎片 功能 至 是 inoperative.
这 设备 也 功能 作 一个 arithmetic 处理器 having
设备 为 两个都 二进制的 和 bcd arithmetic 加 位-处理
能力. 这 操作指南 设置 组成 的 在 100 说明: 49
一个-字节, 45 二-字节, 和 17 三-字节. 和 一个 16 mhz (24 mhz)
结晶, 58% 的 这 说明 是 executed 在 0.75
µ
s (0.5
µ
s) 和
40% 在 1.5
µ
s (1
µ
s). 乘以 和 分隔 说明 需要 3
µ
s
(2
µ
s).
特性
•
80c51 central 处理 单位
•
8k
×
8 只读存储器 expandable externally 至 64 kbytes
•
只读存储器 代号 保护
•
一个 额外的 16-位 计时器/计数器 结合 至 四 俘获 寄存器
和 三 对比 寄存器
•
二 标准 16-位 计时器/counters
•
256
×
8 内存, expandable externally 至 64 kbytes
•
有能力 的 producing 第八 同步, 安排时间 输出
•
一个 10-位 模数转换器 和 第八 多路复用 相似物 输入
•
二 8-位 决议, 脉冲波 宽度 调制 输出
•
five 8-位 i/o 端口 加 一个 8-位 输入 端口 shared 和 相似物
输入
•
I
2
c-总线 串行 i/o 端口 和 字节 朝向 主控 和 从动装置
功能
•
全部-duplex uart 兼容 和 这 标准 80c51
•
在-碎片 看门狗 计时器
•
三 速 范围:
–
3.5 至 16 mhz
–
3.5 至 24 mhz (只读存储器, romless 仅有的)
•
三 运行 包围的 温度 范围:
–
p83c552xbx: 0
°
c 至 +70
°
C
–
p83c552xfx: –40
°
c 至 +85
°
C
(xtal 频率 最大值 24 mhz)
–
p83c552xhx: –40
°
c 至 +125
°
C
(xtal 频率 最大值 16 mhz)
逻辑 标识
SU01691
端口 5
端口 4
adc0-7
CMT0
CMT1
cmsr0-5
RST
EW
XTAL1
XTAL2
EA
ALE
PSEN
AVref+
AVref–
STADC
PWM0
PWM1
端口 0
低 顺序
地址 和
数据 总线
端口 1port 2port 3
CT0I
CT1I
CT2I
CT3I
T2
RT2
SCL
SDA
rxd/数据
txd/时钟
INT0
INT1
T0
T1
WR
RD
V
SS
V
DD
AV
SS
AV
DD
高 顺序
地址 和
数据 总线
: 点此下载
