sbas323d −六月 2004 − 修订 九月 2005
www.德州仪器.com
15
管脚 描述 (持续)
管脚 # 描述名字
44 PSEN
OSCCLK
MODCLK
程序 store 使能: 连接 至 optional 外部 记忆 作 一个 碎片 使能. psen将 提供 一个 起作用的 低 脉冲波.
在 程序编制 模式, psen
是 使用 作 一个 输入 along 和 ale 至 定义 串行 或者 并行的 程序编制 模式.
PSEN
是 使保持 高 为 并行的 程序编制 和 使保持 低 为 串行 程序编制. 这个 管脚 能 也 是 选择 (当 不
使用 外部 记忆) 至 输出 这 振荡器 时钟, modulator 时钟, 高, 或者 low. 小心 should 是 带去 所以 那 加载
在 这个 管脚 应当 不 无意地 导致 这 设备 至 enter 程序编制 模式.
ALE PSEN 程序 模式 选择 在 重置
NC NC 正常的 运作 (用户 应用 模式)
0 NC 并行的 程序编制
NC 0 串行 程序编制
0 0 保留
45 ALE 地址 获得 使能: 使用 为 闭锁 这 低 字节 的 这 一个ddress 在 一个 进入 至 外部 记忆. ale 是 emitted 在
一个 常量 比率 的 1/4 这 oscillator frequency, 和 能 是 使用 为 外部 timing 或者 clocking. 一个 ale 脉冲波 是 skipped
在 各自 进入 至 外部 数据 记忆. 在 程序编制 模式, ale 是 使用 作 一个 输入 along 和 psen
至 定义
串行 或者 并行的 程序编制 模式. ale 是 使保持 高 为 串行 程序编制 和 使保持 低 为 并行的 程序编制. 这个 管脚
能 也 是 选择 (当 不 使用 外部 记忆) 至 输出 高 或者 低. 小心 应当 是 带去 所以 那 加载 在 这个
管脚 应当 不 无意地 导致 这 设备 至 enter 程序编制 模式.
48 EA 外部 进入 使能: ea 必须 是 externally 使保持 低 至 使能 这 设备 至 fetch 代号 从 外部 程序
记忆 locations 开始 和 0000h. 非 内部的 拉-向上 在 这个 管脚.
46, 47, 49-54 p0.0-p0.7 端口 0 是 一个 双向的 i/o 端口. 这 alternate 功能 为 端口 0 是 列表 在下.46, 47, 49-54 p0.0-p0.7
端口 alternate 名字 alternate 使用
p0.0 AD0 地址/数据 位 0
p0.1 AD1 地址/数据 位 1
p0.2 AD2 地址/数据 位 2
p0.3 AD3 地址/数据 位 3
p0.4 AD4 地址/数据 位 4
p0.5 AD5 地址/数据 位 5
p0.6 AD6 地址/数据 位 6
p0.7 AD7 地址/数据 位 7
55, 56, 59-64
p1.0-p1.7 端口 1 是 一个 双向的 i/o 端口. 这 alternate 功能 为 端口 1 是 列表 在下. 谈及 至 p1ddr, sfr aeh−afh.55, 56, 59-64
p1.0-p1.7
端口 alternate 名字(s) alternate 使用
p1.0 T2 t2 输入
p1.1 T2EX t2 外部 输入
p1.2 RxD1 串行 端口 输入
p1.3 TxD1 串行 端口 输出
p1.4 int2/ss 外部 中断 / 从动装置 选择
p1.5 int3/mosi 外部 中断 / 主控 输出-从动装置 在
p1.6 int4/miso/sda
(1)
外部 中断 / 主控 在-从动装置 输出 / sda
p1.7 int5/sck/scl
(1)
外部 中断 / 串行 时钟
(1)
sda 和 scl 是 仅有的 有 在 这 msc1213.
: 点此下载
