AMD
2-40 palce16v8 家族
配置 选项
各自 macrocell 能 是 配置 作 一个 的 这 下列-
ing: 注册 输出, combinatorial 输出, combinato-
rial i/o, 或者 专心致志的 输入. 在 这 注册 输出
配置, 这 输出 缓存区 是 使能 用 这
OE
管脚.
在 这 combinatorial 配置, 这 缓存区 是 也
控制 用 一个 产品 期 或者 总是 使能. 在 这
专心致志的 输入 配置, 它 是 总是 无能. 和
这 例外 的 mc
0
和 mc
7
, 一个 macrocell 配置
作 一个 专心致志的 输入 derives 这 输入 信号 从 一个 ad-
jacent i/o. mc
0
derives 它的 输入 从 管脚 11 (
OE
) 和
MC
7
从 管脚 1 (clk).
这 macrocell 配置 是 控制 用 这 con-
figuration 控制 文字. 它 包含 2 global 位 (sg0
和 sg1) 和 16 local 位 (sl0
0
通过 sl0
7
和 sl1
0
通过 sl1
7
). sg0 确定 whether 寄存器 将
是 允许. sg1 确定 whether 这 palce16v8
将 emulate 一个 pal16r8 家族 或者 一个 pal10h8 家族 de-
恶行. 在里面 各自 macrocell, sl0
x
, 在 conjunction 和
sg1, 选择 这 配置 的 这 macrocell, 和
SL1
x
sets 这 输出 作 也 起作用的 低 或者 起作用的 高
为 这 单独的 macrocell.
这 配置 位 工作 用 行为 作 控制 输入
为 这 multiplexers 在 这 macrocell. 那里 是 四 mul-
tiplexers: 一个 产品 期 输入, 一个 使能 选择, 一个 输出-
放 选择, 和 一个 反馈 选择 多路调制器. sg1 和
SL0
x
是 这 控制 信号 为 所有 四 multiplexers. 在
MC
0
和 mc
7
,
SG0
替代 sg1 在 这 反馈 mul-
tiplexer. 这个 accommodates clk 正在 这 调整
管脚 为 mc
7
和
OE
这 调整 管脚 为 mc
0
.
注册 输出 配置
这 控制 位 settings 是 sg0 = 0, sg1 = 1 和 sl0
x
=
0. 那里 是 仅有的 一个 注册 配置. 所有 第八
产品 条款 是 有 作 输入 至 这 或者 门.
数据 极性 是 决定 用 sl1
x
.
这 flip-flop 是
承载 在 这 低-至-高 转变 的 clk. 这
反馈 path 是 从
Q
在 这 寄存器. 这 输出
缓存区 是 使能 用
OE
.
combinatorial 配置
这 palce16v8 有 三 combinatorial 输出 con-
figurations: 专心致志的 输出 在 一个 非-注册 设备,
i/o 在 一个 非-注册 设备 和 i/o 在 一个 注册
设备.
专心致志的 输出 在 一个 非-注册
设备
这 控制 位 settings 是 sg0 = 1, sg1 = 0 和 sl0
x
=
0. 所有 第八 产品 条款 是 有 至 这 或者 门.
虽然 这 macrocell 是 一个 专心致志的 输出, 这 喂养-
后面的 是 使用, 和 这 例外 的 管脚 15 和 16. 管脚
15 和 16 做 不 使用 反馈 在 这个 模式. 因为
clk 和
OE
是 不 使用 在 一个 非-注册 设备,
管脚 1 和 11 是 有 作 输入 信号. 管脚 1 将
使用 这 反馈 path 的 mc
7
和 管脚 11 将 使用 这
反馈 path 的 mc
0
.
combinatorial i/o 在 一个 非-注册
设备
这 控制 位 settings 是 sg0 = 1, sg1 = 1, 和 sl0
x
=
1. 仅有的 七 产品 条款 是 有 至 这 或者
门. 这 eighth 产品 期 是 使用 至 使能 这 输出-
放 缓存区. 这 信号 在 这 i/o 管脚 是 喂养 后面的 至 这
和 排列 通过 这 反馈 多路调制器. 这个 准许 这
管脚 至 是 使用 作 一个 输入.
因为 clk 和
OE
是 不 使用 在 一个 非-注册
设备, 管脚 1 和 11 是 有 作 输入. 管脚 1 将
使用 这 反馈 path 的 mc
7
和 管脚 11 将 使用 这
反馈 path 的 mc
0
.
combinatorial i/o 在 一个 注册 设备
这 控制 位 settings 是 sg0 = 0, sg1 = 1 和 sl0
x
=
1. 仅有的 七 产品 条款 是 有 至 这 或者
门. 这 eighth 产品 期 是 使用 作 这 输出
使能. 这 反馈 信号 是 这 相应的 i/o
信号.
专心致志的 输入 配置
这 控制 位 settings 是 sg0 = 1, sg1 = 0 和 sl0
x
=
1. 这 输出 缓存区 是 无能. 除了 为 mc
0
和 mc
7
这 反馈 信号 是 一个 调整 i/o. 为 mc
0
和 mc
7
这 反馈 信号 是 管脚 1 和 11. 这些 configu-
rations 是 summarized 在 表格 1 和 illustrated 在
图示 2.
表格 1. macrocell 配置
SG0 SG1 SL0
X
cell 配置 设备 emulated
设备 使用 寄存器
0 1 0 注册 输出 pal16r8, 16r6,
16R4
0 1 1 combinatorial i/o pal16r6, 16r4
设备 使用 非 寄存器
1 0 0 Combinatorial pal10h8, 12h6,
输出 14h4, 16h2, 10l8,
12l6, 14l4, 16l2
1 0 1 输入 pal12h6, 14h4,
16h2, 12l6, 14l4,
16L2
1 1 1 combinatorial i/o PAL16L8
可编程序的 输出 极性
这 极性 的 各自 macrocell 能 是 起作用的-高 或者 交流-
tive-低, 也 至 相一致 输出 信号 needs 或者 至
减少 产品 条款. 可编程序的 极性 准许
boolean expressions 至 是 写 在 它们的 大多数 紧凑的
表格 (真实 或者 inverted), 和 这 输出 能 安静的 是 的 这
desired 极性. 它 能 也 保存 “demorganizing”
努力.
选择 是 通过 一个 可编程序的 位 sl1
x
这个
控制 一个 独有的-或者 门 在 这 输出 的 这 和/
或者 逻辑. 这 输出 是 起作用的 高 如果 sl1
x
是 1 和 起作用的
低 如果 sl1
x
是 0.
: 点此下载
