飞利浦 半导体 初步的 数据
PDI1394P232-端口/1-端口 400 mbps 物理的 layer 接口
2001 sep 06
7
名字 descriptioni/olfbga
球
号码
LQFP
管脚
号码
管脚 类型
PLLGND 供应 57, 58 e1, d3 — pll 电路 地面 terminals. 这些 terminals 应当 是 系 一起 至
这 低 阻抗 电路 板 地面 平面.
PLLV
DD
供应 56 d1, d4 — pll 电路 电源 terminals. 一个 结合体 的 高 频率 解耦
电容 near 各自 终端 是 建议的, 此类 作 paralleled 0.1
µ
F
和 0.001
µ
f. 这个 供应 terminals 是 separated 从 dv
DD
和 av
DD
内部的 至 这 设备 至 提供 噪音 分开. 它们 应当 是 系 在 一个
低 阻抗 要点 在 这 电路 板.
R0
R1
偏差 40
41
D5
A4
— 电流 设置 电阻 管脚. 这些 管脚 是 连接 至 一个 外部
电阻 至 设置 这 内部的 运行 电流 和 缆索 驱动器 输出
电流. 一个 阻抗 的 6.34 k
Ω
±
1% 是 必需的 至 满足 这 ieee
1394–1995 标准. 输出 电压 限制.
重置 cmos 5v tol 53 C1 I 逻辑 重置 输入. asserting 这个 终端 低 resets 这 内部的 逻辑. 一个
内部的 拉-向上 电阻 至 v
DD
是 提供 所以 仅有的 一个 外部
延迟 电容 是 必需的 为 恰当的 电源-向上 运作. 为 更多
信息, 谈及 至 部分 17.2. 这个 输入 是 否则 一个 标准
施密特 逻辑 输入, 和 能 也 是 驱动 用 一个 打开-流 类型 驱动器.
SYSCLK CMOS 2 H2 O 系统 时钟 输出. 提供 一个 49.152 mhz 时钟 信号, 同步
和 数据 transfers, 至 这 llc.
TEST0 CMOS 29 C8 I 测试 控制 输入. 这个 输入 是 使用 在 制造 tests 的 这
pdi1394p23. 为 正常的 使用, 这个 终端 应当 是 系 至 地.
tpa0+,
TPA1+
缆索 37
46
B5
B3
i/o
twisted-一双 缆索 一个 差别的 信号 terminals. 板 查出 从 各自
一双 的 积极的 和 负的 差别的 信号 terminals 应当 是 保持
matched 和 作 短的 作 可能 至 这 外部 加载 电阻器 和 至
tpa0–,
TPA1–
缆索 36
45
B6
A3
i/o
matched 和 作 短的 作 可能 至 这 外部 加载 电阻器 和 至
这 缆索 连接器. tpa1+ 和 tpa1– 能 是 left unconnected 如果 这
twoport 管脚 是 系 至 dgnd.
tpb0+,
TPB1+
缆索 35
44
C6
C4
i/o
twisted-一双 缆索 b 差别的 信号 terminals. 板 查出 从 各自
一双 的 积极的 和 负的 差别的 信号 terminals 应当 是 保持
matched 和 作 短的 作 可能 至 这 外部 加载 电阻器 和 至
tpb0–,
TPB1–
缆索 34
43
A7
B4
i/o
matched 和 作 短的 作 可能 至 这 外部 加载 电阻器 和 至
这 缆索 连接器. tpb1+ 和 tpb1– 能 是 left unconnected 如果 这
twoport 管脚 是 系 至 dgnd.
tpbias0,
TPBIAS1
缆索 38
47
A6
A2
i/o twisted-一双 偏差 输出. 这个 提供 这 1.86v 名义上的 偏差 电压
需要 为 恰当的 运作 的 这 twisted-一双 缆索 驱动器 和
接受者, 和 为 signaling 至 这 偏远的 nodes 那 那里 是 一个 起作用的
缆索 连接. 这些 terminals 必须 是 decoupled 和 一个
0.3
µ
F–1
µ
f 电容 至 地面. tpbias1 能 是 left unconnected 如果
这 twoport 管脚 是 系 至 dgnd.
TWOPORT
27 D7 一个/二 端口 选择 管脚. 这个 管脚 应当 是 系 至 dv
DD
为 二 端口
运作 和 系 至 dgnd 为 一个 端口 运作. 当 系 至 dv
DD
,
两个都 端口 0 和 1 是 运算的. 当 系 至 dgnd, 端口 0 是
运算的 和 端口 1 是 无能.
XI
XO
结晶 59
60
E2
E3
— 结晶 振荡器 输入. 这些 terminals 连接 至 一个 24.576 mhz
并行的 resonant 基本的 模式 结晶. 这 最佳的 值 为 这
外部 调往 电容 是 依赖 在 这 规格 的 这
结晶 使用. 能 也 是 驱动 用 一个 外部 时钟 发生器 (leave
xo unconnected 在 这个 情况 和 开始 供应 这 外部 时钟
在之前 resetting 这 pdi1394p23). 为 更多 信息, 谈及 至
部分 17.5
: 点此下载
