飞利浦 半导体 初步的 规格
PDI1394P11A3-端口 物理的 layer 接口
1999 三月 10
3
5.0 管脚 描述
管脚 号码 管脚 标识 i/o 名字 和 函数
1 RESET– I* phy 重置, 起作用的 低
2 LPS I* link layer 控制 (llc) 电源 状态
3 LREQ I* link 要求 从 控制
4 DVDD I* 应当 是 连接 至 这 llc v
DD
供应 当 一个 5v llc 是 连接 至 这
phy, 和 应当 是 连接 至 这 phy dvdd 当 一个 3v llc 是 使用.
5, 6, 19, 20 DVDDD I 数字的 电路 电源
7 PD I* 设备 电源 向下 输入
8, 10, 17, 18, 63, 64 DGND – 数字的 电路 地面
9 SYSCLK O* 49.152 mhz 时钟 至 link 控制
11, 12 ctl[0:1] i/o* link 接口 bi-directional 控制 信号
13, 14, 15, 16 d[0:3] i/o* link 接口 bi-directional 数据 信号
22, 21 testm[1:2] I* 测试/模式 控制 管脚
11 =1394–1995 模式
10 = 1394a 模式
00/01 = 保留
23 CPS I 缆索 电源 状态
24, 25, 51, 55 AVDD – 相似物 电路 电源
26, 32, 41, 49, 50, 61 AGND – 相似物 电路 地面
27 c/lkon i/o* 总线/isochronous resource manager 有能力 输入, 或者 link-在 信号 输出
30, 29, 28 pc[0:2] I* 电源 类 位 0 通过 2 输入
31 CNA O* 缆索 不 起作用的 输出
36, 40, 45 tpa[1:3]+ i/o 端口 n 缆索 一双 一个, 积极的 信号
35, 39, 44 tpa[1:3]– i/o 端口 n 缆索 一双 一个, 负的 信号
34, 38, 43 tpb[1:3]+ i/o 端口 n 缆索 一双 b, 积极的 信号
33, 37, 42 tpb[1:3]– i/o 端口 n 缆索 一双 b, 负的 信号
46, 47, 48 tpbias[1:3] O 缆索 末端 电压 供应
52, 53 PLLGND – pll 电路 地面
54 过滤 i/o pll 外部 过滤 电容
56 XI I 结晶 振荡器 连接
57 XO O 结晶 振荡器 连接
58 PLLVDD – pll 电路 电源
59, 60 r[0:1] – 外部 电流 设置 电阻
62 ISO– I* link 接口 分开 状态 输入
便条:
* indicates 5v tolerant 结构.
: 点此下载
