PI7C8150
2-端口 pci-至-pci 桥
进步 信息
1
8月 22, 2002 – 修订 1.02
1
介绍
产品 描述
这 pi7c8150 是 pericom 半导体’s 第三-一代 pci-pci 桥.
它 是 设计 至 是 全部地 一致的 和 这 32-位, 66mhz implementation 的
这
pci local 总线 规格, 修订 2.2.
这 pi7c8150 支持 仅有的 同步的
总线 transactions 在 设备 在 这 primary 总线 运动 在 33mhz 至 66mhz 和 这
secondary buses 运行 在 也 33mhz或者 66mhz. 这 primary 和 secondary 总线
能 也 运作 在 concurrent 模式, 结果 在 增加 增加 在 系统 效能.
concurrent 总线 运作 止-负载 和 isolates unnecessary 交通量 从 这 primary 总线,
因此 enabling 一个 主控 和 一个 目标 设备 在 这 secondary pci 总线 至 communicate
甚至 当 这 primary 总线 是 busy.
产品 特性
32-位 primary 和 secondary 端口 run 向上 至 66mhz
一致的 和 这
pci local 总线 规格, 修订 2.2
一致的 和 pci-至-pci 桥 architecture 规格, 修订 1.1
.
-
所有 i/o 和 记忆 commands
-
类型 1 至 类型 0 配置 转换
-
类型 1 至 类型 1 配置 forwarding
-
类型 1 配置 写 至 特定的 循环 转换
一致的 和 这
先进的 配置 电源 接口 (acpi) 规格.
一致的 和 这
pci 电源 管理 规格ification, 修订 1.0.
concurrent primary 至 secondary 总线 运作 和 独立 intra-secondary 端口
频道 至 减少 交通量 在 这 primary 端口
提供 内部的 arbitration 为 一个 设置 的 nine secondary 总线 masters
-
可编程序的 2-水平的 priority arbiter
-
使不能运转 控制 为 使用 的 外部 arbiter
支持 posted 写 缓存区 在 所有 方向
二 128 字节 先进先出’s 为 延迟 transactions
二 128 字节 先进先出’s 为 posted 记忆 transactions
增强 地址 解码
-
32-位 i/o 地址 范围
-
32-位 记忆-编排 i/o 地址 范围
-
vga 寻址 和 vga palette snooping
-
isa-知道 模式 为 legacy 支持 在 这 第一 64kb 的 i/o 地址 范围
中断 处理
-
pci 中断 是 routed 通过 一个 外部 中断 concentrator
支持 系统 transaction 订货 rules
扩展 商业的 温度 范围 0°c 至 85°c
ieee 1149.1 jtag 接口 支持
3.3v 核心; 3.3v 和 5v signaling
208-管脚 fqfp 包装
: 点此下载
