首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:550829
 
资料名称:PLL1700E
 
文件大小: 137.21K
   
说明
 
介绍:
MULTI-CLOCK GENERATOR
 
 


: 点此下载
  浏览型号PLL1700E的Datasheet PDF文件第2页
2
浏览型号PLL1700E的Datasheet PDF文件第3页
3
浏览型号PLL1700E的Datasheet PDF文件第4页
4
浏览型号PLL1700E的Datasheet PDF文件第5页
5

6
浏览型号PLL1700E的Datasheet PDF文件第7页
7
浏览型号PLL1700E的Datasheet PDF文件第8页
8
浏览型号PLL1700E的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
®
6
PLL1700
这 pll1700 提供 一个 非常 低 jitter, 高 精度
时钟. scko1 是 一个 fixed 频率 时钟 这个 是
33.8688mhz (768 x 44.1khz) 为 一个 cd-da dsp. 这
输出 频率 的 这 remaining clocks 是 决定 用
这 抽样 频率 (f
S
) 用 软件 或者 硬件 控制.
scko2 和 scko3 输出 256f
S
和 384f
S
系统 clocks,
各自. scko4 输出 是 768f
S
如果 这 抽样 fre-
quency 是 32khz, 44.1khz, 48khz, 或者 这 输出 是 384f
S
如果
这 抽样 频率 是 64khz, 88.2khz, 或者 96khz. 表格
i 显示 各自 抽样 频率. 这 系统 时钟 输出
发生率 是 发生 用 一个 27mhz 主控 时钟 和
编写程序 抽样 发生率 是 显示 在 表格 ii.
抽样
频率 抽样 SKCO2 SCKO3 SCKO4
(khz) 比率 (mhz) (mhz) (mhz)
32 标准 8.192 12.288 24.576
44.1 标准 11.2896 16.9344 33.8688
48 标准 12.288 18.4320 36.8640
64 翻倍 16.384 24.576 24.576
88.2 翻倍 22.5792 33.8688 33.8688
96 翻倍 24.576 36.8640 36.8640
表格 ii. 抽样 发生率 和 主控 时钟 输出
发生率.
抽样
抽样 比率 频率 (khz)
标准 抽样 发生率 32 44.1 48
翻倍 的 标准 抽样 发生率 64 88.2 96
表格 i. 抽样 发生率.
函数 控制
这 建造-在 函数 的 这 pll1700 能 是 控制 在
这 软件 模式 (串行 模式), 这个 使用 一个 三-线
接口 用 ml (管脚 1), mc (管脚 20), 和 md (pin 19),
当 模式 (管脚 2) = l. 它们 能 也 是 控制 在 这
硬件 模式 (并行的 模式) 这个 使用 sr0 (管脚 1), fs1
(管脚 20) 和 fs0 (管脚 19), 当 模式 (pin 2) = h. 这
可选择的 功能 是 显示 在 表格 iii.
硬件 软件
模式 模式
函数 (模式 = h) (模式 = l)
抽样 频率 选择
(32khz, 44.1khz, 48khz) Yes Yes
抽样 比率 选择 (标准/翻倍) Yes Yes
各自 时钟 输出 使能/使不能运转 Yes
表格 iii. 可选择的 功能.
回馈 时间 从 电源-在 (或者 应用 这 时钟 至
xt1) 至 scko 安排好 时间 是 典型地 15ms. 延迟 时间
从 抽样 频率 改变 至 scko 安排好 时间 是
20ms 最大. 图示 4 illustrates scko 瞬时 定时.
外部 缓存区 是 推荐 在 所有 输出 clocks 在
顺序 至 避免 degrading 这 jitter 效能 的 这
pll1700.
重置
这 pll1700 有 一个 内部的 电源-在 重置 电路, 作 好
作 一个 外部 强迫 重置 (rst, 管脚 18). 两个都 resets 有
这 一样 效应 在 这 pll1700’s 功能. 这 模式
寄存器’s default settings 为 软件 模式 是 initialized
用 重置. 全部地 这 重置 时期, 所有 时钟 输出 是
使能 和 这 default settings. initialization 为 这 inter-
nal 电源-在 重置 是 完毕 automatically 在 1024 主控
clocks 在 v
DD
2.2v (1.8v 至 2.6v). 当 使用 这
内部的 电源-在 重置, rst 应当 是 高. 电源-在
重置 定时 是 显示 在 图示 5. rst (管脚 18) accepts 一个
外部 强迫 重置 用 rst = l. initialization (重置) 是
完毕 当 rst = l 和 1024 主控 clocks 之后 rst =
h. 外部 重置 定时 是 显示 在 计算数量 6 和 7.
函数 DEFAULT
抽样 频率 选择 (32khz, 44.1khz, 48khz) 48khz 组
抽样 比率 选择 (标准/翻倍) 标准
各自 时钟 输出 使能/使不能运转 使能
表格 iv. 可选择的 功能.
fs1 (管脚 20) fs0 (管脚 19) 抽样 组
L L 48kHz
L H 44.1khz
H L 32kHz
H H 保留
sr0 (管脚 1) 抽样 比率 选择
L 标准
H 翻倍
硬件 模式 (模式 = h)
在 这 硬件 模式, 这 下列的 功能 能 是
选择:
抽样 组 选择
这 抽样 频率 组 能 是 选择 用 fs1 (管脚
20) 和 fs0 (管脚 19).
抽样 比率 选择
这 抽样 比率 能 是 选择 用 sr0 (管脚 1)
软件 模式 (模式 = l)
这 pll1700’s 特定的 函数 在 软件 模式 是 显示
在 表格 iv. 这些 功能 是 控制 使用 ml, mc,
和 md 串行 控制 信号.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com