首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:551628
 
资料名称:PM5346-RC
 
文件大小: 536.38K
   
说明
 
介绍:
SATURN USER NETWORK INTERFACE(155.52 & 51.84 Mbit/s)
 
 


: 点此下载
  浏览型号PM5346-RC的Datasheet PDF文件第13页
13
浏览型号PM5346-RC的Datasheet PDF文件第14页
14
浏览型号PM5346-RC的Datasheet PDF文件第15页
15
浏览型号PM5346-RC的Datasheet PDF文件第16页
16

17
浏览型号PM5346-RC的Datasheet PDF文件第18页
18
浏览型号PM5346-RC的Datasheet PDF文件第19页
19
浏览型号PM5346-RC的Datasheet PDF文件第20页
20
浏览型号PM5346-RC的Datasheet PDF文件第21页
21
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
S
TANDARD
P
RODUCT
pmc-sierra, 公司
pm5346 s/uni-lite
ISSUE6 Saturn 美国Er nerk iNTERFACE
______________________________________________________________________________________________
______________________________________________________________________________________________
14
TXPRTY 输入 95 这 transmit parity (txprty) 信号 indicates 这
parity 的 这 tdat[7:0] 总线. odd 或者 甚至 parity
选择 能 是 制造 使用 一个 寄存器. txprty 是
抽样 在 这 rising 边缘 的 tfclk 和 是
考虑 有效的 仅有的 当 twrenb 是
同时发生地 asserted. txprty 有 一个 integral
拉 向下 电阻.
一个 parity 错误 是 表明 用 一个 状态 位 和 一个
maskable 中断. cells 和 parity errors 是 不
filtered, 所以 这 txprty 输入 将 是 unused.
TWRENB 输入 85 这 起作用的 低 transmit 写 使能 输入 (twrenb)
是 使用 至 initiate 写 至 这 transmit 先进先出. 当
抽样 低 使用 这 rising 边缘 的 tfclk, 这 字节
在 tdat[7:0] 是 写 在 这 transmit 先进先出. 当
抽样 高 使用 这 rising 边缘 的 tfclk, 非
写 是 执行. 一个 完全 53 octet cell 必须 是
写 至 这 transmit 先进先出 在之前 它 是 inserted 在
这 spe. 空闲/unassigned cells 是 inserted 当 一个
完全 cell 是 不 有.
TSOC 输入 96 这 transmit 开始 的 cell (tsoc) 信号 marks 这 开始
的 cell 在 这 tdat[7:0] 总线. 当 tsoc 是 高, 这
第一 octet 的 这 cell 是 呈现 在 这 tdat[7:0]
stream. 它 是 不 需要 为 tsoc 至 是 呈现 在
各自 cell. 一个 中断 将 是 发生 如果 tsoc 是
高 在 任何 字节 其它 比 这 第一 字节. tsoc 是
抽样 在 这 rising 边缘 的 tfclk
TCA 输出 86 这 transmit cell 有 (tca) 信号 indicates
当 一个 cell 是 有 在 这 transmit 先进先出. 当
高, tca indicates 那 这 transmit 先进先出 是 不 全部
和 一个 完全 cell 将 是 写 在. 当 tca
变得 低, 它 indicates 也 那 这 transmit 先进先出 是
near 全部 和 能 接受 非 更多 比 四 写 或者
那 这 transmit 先进先出 是 全部. 选择 是 制造 使用
一个 寄存器 位 在 这 tacp 先进先出 控制 寄存器. 至
减少 先进先出 latency, 这 先进先出 depth 在 这个 tca
indicates "全部" 能 是 设置 至 一个, 二, 三 或者 四
cells 用 这 tacp 先进先出 控制 寄存器. 如果 这
编写程序 depth 是 较少 比 四, 额外的 cells
将 是 写 之后 tca 是 asserted. tca 是 updated
在 这 rising 边缘 的 tfclk. 这 起作用的 极性 的
这个 信号 是 可编程序的 和 defaults 至 起作用的
高.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com