stk14c88-m
april 1999 5-50
这 stk14c88-m 有 二 独立的 模式 的 oper-
ation:
SRAM
模式 和 nonvolatile 模式. 在
SRAM
模式, 这 记忆 运作 作 一个 标准 快
静态的
内存
. 在 nonvolatile 模式, 数据 是 transferred
从
SRAM
至
可擦可编程只读存储器
(这
STORE
运作) 或者
从
可擦可编程只读存储器
至
SRAM
(这
RECALL
运作). 在
这个 模式
SRAM
功能 是 无能.
噪音 仔细考虑
这 stk14c88-m 是 一个 高-速 记忆 和 所以
必须 有 一个 高 频率 绕过 电容 的
大概 0.1
µ
F 连接 在 V
CAP
和
V
SS
, 使用 leads 和 查出 那 是 作 短的 作 pos-
sible. 作 和 所有 高-速
CMOS
ics, 正常的 小心-
ful routing 的 电源, 地面 和 信号 将 帮助
阻止 噪音 问题.
sram 读
这 stk14c88-m 执行 一个
读
循环 whenever
E 和 G 是 低 和 W 和 HSB 是 高. 这
地址 specified 在 管脚 一个
0-14
确定 这个 的
这 32,768 数据 字节 将 是 accessed. 当 这
读
是 initiated 用 一个 地址 转变, 这 输出-
puts 将 是 有效的 之后 一个 延迟 的 t
AVQV
(
读
循环
#1). 如果 这
读
是 initiated 用 Eorg, 这 输出 将
是 有效的 在 t
ELQV
或者 在 t
GLQV
, whichever 是 后来的 (
读
循环 #2). 这 数据 输出 将 repeatedly respond
至 地址 改变 在里面 这 t
AVQV
进入 时间 和-
输出 这 需要 为 transitions 在 任何 控制 输入 管脚,
和 将 仍然是 有效的 直到 另一 地址 改变 或者
直到
EorG 是 brought 高, 或者 WorHSB 是 brought
低.
sram 写
一个
写
循环 是 执行 whenever E 和 W 是
低 和
HSB 是 高. 这 地址 输入 必须 是
稳固的 较早的 至 进去 这
写
循环 和 必须
仍然是 稳固的 直到 也
EorW 变得 高 在 这
终止 的 这 循环. 这 数据 在 这 一般 i/o 管脚
DQ
0-7
将 是 写 在 这 记忆 如果 它 是 有效的 t
DVWH
在之前 这 终止 的 一个 W 控制
写
或者 t
DVEH
在之前 这 终止 的 一个 e 控制
写
.
它 是 推荐 那
G 是 保持 高 在 这
全部
写
循环 至 避免 数据 总线 contention 在
一般 i/o 线条. 如果
G 是 left 低, 内部的 电路系统 将
转变 止 这 输出 缓存区 t
WLQZ
之后 w 变得 低.
电源-向上
RECALL
在 电源 向上, 或者 之后 任何 低-电源 情况
(v
CAP
<v
重置
), 一个 内部的
RECALL
要求 将 是
latched. 当 V
CAP
once 又一次 超过 这 sense
电压 的 V
转变
,一个
RECALL
循环 将 automatically
是 initiated 和 将 引领 t
RESTORE
至 完全.
如果 这 stk14c88-m 是 在 一个
写
状态 在 这 终止 的
电源-向上
RECALL
, 这
SRAM
数据 将 是 corrupted.
至 帮助 避免 这个 situation, 一个 10K Ohm 电阻
应当 是 连接 也 在
W 和 系统
V
CC
或者 在 e 和 系统 v
CC
.
软件 nonvolatile
STORE
这 stk14c88-m 软件
STORE
循环 是 initiated
用 executing sequential
E
控制
读
循环
从 六 specific 地址 locations. 在 这
STORE
循环 一个 擦掉 的 这 previous nonvolatile
数据 是 first 执行, followed 用 一个 程序 的 这
nonvolatile elements. 这 程序 运作 copies
这
SRAM
数据 在 nonvolatile 记忆. Once 一个
STORE
循环 是 initiated, 更远 输入 和 输出 是
无能 直到 这 循环 是 完成.
因为 一个 sequence 的
读
s 从 specific
地址 是 使用 为
STORE
initiation, 它 是 impor-
tant 那 非 其它
读
或者
写
accesses inter-
vene 在 这 sequence, 或者 这 sequence 将 是
aborted 和 非
STORE
或者
RECALL
将 引领 放置.
至 initiate 这 软件
STORE
循环, 这 下列的
读
sequence 必须 是 执行:
1. 读 地址 0e38 (十六进制) 有效的 读
2. 读 地址 31c7 (十六进制) 有效的 读
3. 读 地址 03e0 (十六进制) 有效的 读
4. 读 地址 3c1f (十六进制) 有效的 读
5. 读 地址 303f (十六进制) 有效的 读
6. 读 地址 0fc0 (十六进制) Initiate
STORE
循环
这 软件 sequence 必须 是 clocked 和 E con-
trolled
读
s.
Once 这 sixth 地址 在 这 sequence 有 被
entered, 这
STORE
循环 将 commence 和 这
碎片 将 是 无能. 它 是 重要的 那
读
循环
和 不
写
循环 是 使用 在 这 sequence,
虽然 它 是 不 需要 那
G 是 低 为 这
sequence 至 是 有效的. 之后 这 t
STORE
循环 时间 有
被 fulfilled, 这
SRAM
将 又一次 是 使活动 为
读
和
写
运作.
设备 运作
: 点此下载
