cy7c09449pv-交流
文档 #: 38-06061 rev. *a 页 17 的 50
读 循环
这 基本 读 循环 differs 从 这 写 循环 仅有的 在 这
水平的 的 这 读
和 写信号, 和 这 定时 和
驱动 的 这 数据 总线 dq. 一个 基本 读 burst 的 四 数据
阶段 在 一个 32-位 宽 总线 是 illustrated.
基本 读 循环 (burst 的 四)
CLKIN
STROBE
ALE
WRITE#
(不 使用)
rdy_out#
adr[14:2]
dq[31:0]
有效的 有效的 有效的
READ#
SELECT#
be#[3:0]
有效的 有效的 有效的
一个 = 地址 阶段
d = 数据 阶段
w = wait 状态
BLAST#
RWMODE=
’
00
’
, asmode=
’
00
’
, bw=
’
10
’
, ddout =
’
0
’
AW1W2D1D2 W D3 D4W
有效的
有效的
有效的
rdy_in#
rdy_在